基于8b-10b編碼技術的SerDes接口電路設計.pdf

1、SerDes是英文 Serializer(串行器)/Deserializer(解串器)的簡稱，它是一種用于實現(xiàn)中遠距離高速通信的接口器件。SerDes接口常被選作PCI-Express、千兆以太網(wǎng)和光纖通信等通信協(xié)議的物理層實現(xiàn)方案，廣泛地用于芯片之間、板卡之間和設備之間的高速互聯(lián)。
　　本文首先介紹了4種 SerDes的基本原理和應用領域，然后在分析了8b/10b SerDes的一般結構、功能模式和常用的性能參數(shù)指標的基礎上，提

2、出采用自頂向下的設計方法實現(xiàn)一個8b/10b SerDes接口電路。即首先定義系統(tǒng)的架構、端口、功能模式和技術指標，然后將整個電路劃分成若干子模塊，確定各子模塊的指標參數(shù)和實現(xiàn)技術，最后將各子模塊電路進行整合，仿真驗證整個8b/10b SerDes接口電路的功能。
　　本文的第四章介紹了8b/10b SerDes中數(shù)字模塊的設計和驗證，這些數(shù)字模塊包括：8b/10b編解碼器、Comma檢測器和串并/并串轉換電路。8b/10b編解碼

3、器、Comma檢測器電路的工作頻率較低，可采用半定制的設計方法來進行設計驗證，即首先分析8b/10b編解碼的原理和Comma檢測的原理，總結Comma檢測器可能出現(xiàn)錯誤的情況，進行編解碼器電路和Comma檢測器的RTL級電路設計，然后使用仿真工具Modelsim驗證設計功能。仿真結果表明8b/10b編解碼器、Comma檢測器的功能正確，符合設計要求。串并/并串轉換電路采用全定制的設計方法進行電路的設計驗證。使用仿真工具Hspice對電路

4、進行仿真，仿真結果表明該電路性能達到設計要求。
　　論文最后利用邏輯綜合工具 Design Compiler，實現(xiàn)了8b/10b編解碼器和Comma檢測器的電路。并搭建基于Hsim和NC-Verilog的數(shù)模混合仿真平臺，通過數(shù)模混合仿真完成對全芯片功能的驗證，結果表明，本文設計的SerDes芯片的關斷模式、單工工作模式、雙工工作模式和測試模式功能正確。雙工工作模式的功耗為330mW，當傳輸數(shù)據(jù)率為2.5Gbps時，誤碼率小于10