版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著通信技術(shù)的發(fā)展,光纖通信得到了廣泛的應(yīng)用。甚短距離光傳輸主要針對短距離光傳輸應(yīng)用提出,通過采用并行光互連技術(shù),使用空分復(fù)用的方式在不降低系統(tǒng)總吞吐量的前提下,降低每根光纖的傳輸速率,從而降低短距離光纖通信成本。目前,該技術(shù)已經(jīng)成為通信領(lǐng)域的熱門技術(shù)。
本文研究背景是“十一五”國家“863”項目“40Gbps甚短距離并行光互連技術(shù)與實驗系統(tǒng)”。光網(wǎng)絡(luò)互連論壇(OIF,Optical Intemetworking Foru
2、m)制定了針對OC-768 40Gbps的甚短距離光互聯(lián)規(guī)范VSR5。本文研究了基于12路并行方案的VSR5實驗系統(tǒng)的設(shè)計與實現(xiàn),該系統(tǒng)由發(fā)送電路、接收電路和多模帶狀光纖構(gòu)成,其中,收、發(fā)電路各由一片轉(zhuǎn)換芯片及接收和發(fā)送光模塊構(gòu)成。
本文重點研究了接收轉(zhuǎn)換芯片的設(shè)計、收發(fā)電路板的設(shè)計以及VSR5點到點實驗系統(tǒng)的測試。設(shè)計的接收轉(zhuǎn)換芯片由一片Altera FPGA實現(xiàn),充分利用FPGA內(nèi)嵌的高速收發(fā)器實現(xiàn)了諸如時鐘數(shù)據(jù)恢復(fù)、
3、串/并轉(zhuǎn)換、幀同步、通道對齊、12-16路映射等全部功能,從而成功實現(xiàn)了16×2.488Gbps到12×3.318Gbps信號之間轉(zhuǎn)換。尤其是幀同步電路中的二分查找法的使用,大大提高了轉(zhuǎn)換芯片的工作速度。測試結(jié)果表明接收轉(zhuǎn)換芯片電路工作正常,性能良好。
本文設(shè)計的兩塊電路板,一塊用于發(fā)射,另一塊用于接收,每塊板各包含一片20個高速通道的Altera FPGA芯片、12路并行光發(fā)射/接收模塊、配置電路、時鐘及調(diào)試電路等。除此
4、之外,板上還分別有34(32)個SMA接頭用于與誤碼測試儀相連,板的另一側(cè)通過7米的12芯光纖相連。
本文還詳細(xì)介紹了VSR5點到點實驗系統(tǒng)的測試。選用Agilent 81250誤碼儀分別作為碼型發(fā)生器和誤碼分析器,通過12通道并行光發(fā)送/接收模塊和7米12芯多模帶狀光纖,將設(shè)計的發(fā)送電路與接收電路相連,就實現(xiàn)了OC768/STM-256 40Gbps的VSR5點到點的測試。連續(xù)二小時的測試結(jié)果表明系統(tǒng)誤碼率小于10-12
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速8B10B編碼器及FIFO的研究與實現(xiàn).pdf
- 面向2.5gserdes的8b10b編解碼電路設(shè)計與測試
- 基于8b-10b編碼技術(shù)的SerDes接口電路設(shè)計.pdf
- 高速8B-10B解碼器的ASIC實現(xiàn)研究.pdf
- 光纖通道8B-10B編碼的CPLD實現(xiàn)與驗證.pdf
- 測控技術(shù)與儀器 畢業(yè)論文范文——1553b編碼器的設(shè)計與實現(xiàn)
- 基于FPGA的高速8B-10B編解碼電路設(shè)計.pdf
- 8位格雷碼編碼器、高速分頻器 課程設(shè)計報告
- 星載高速級聯(lián)編碼器.pdf
- JPEG2000 MQ編碼器的高速VLSI設(shè)計與實現(xiàn).pdf
- 5b6b編碼的仿真與實現(xiàn)課程設(shè)計
- JPEG編碼器的設(shè)計與優(yōu)化.pdf
- 8b-10b架構(gòu)SerDes芯片的設(shè)計與實現(xiàn).pdf
- 基于COBO技術(shù)高速并行光互連模塊的設(shè)計與實現(xiàn).pdf
- 高速RS--BCH級聯(lián)碼編碼器的VLSI設(shè)計.pdf
- 基于hcf4070b的曼切斯特編碼器設(shè)計[開題報告]
- 雙編碼器定位調(diào)試(deh21b初始化)
- 雙編碼器定位調(diào)試(deh21b初始化)
- 雙編碼器定位調(diào)試(deh21b初始化)
- 10Gbit-s甚短距離(VSR)并行光傳輸模塊與實驗系統(tǒng).pdf
評論
0/150
提交評論