14位DEM D-A轉換器的低功耗物理設計.pdf

1、高速高分辨率數模轉換器（Digital-to-AnalogConverter，簡稱DAC）廣泛地應用在無線通信和視頻信號處理中，而大多數高速DAC基于電流舵結構，使用單位電流舵單元來轉換。DAC的靜態(tài)性能受由工藝偏差而造成的器件失配所限制，而這可以通過動態(tài)元件匹配（DynamicElementMatching，簡稱DEM）技術把器件失配的影響降到最小。DEM技術被廣泛地應用在多位DAC中來阻止表面上理想的器件之間的失配引入非線性失真，而

2、分段DEM技術允許設計者有效地權衡譯碼器復雜度和單位電流舵單元的數目。
　　本文基于SMIC0.18μm1P6M標準CMOS工藝，實現了一種14位高速分段電流舵D/A轉換器，采樣時鐘頻率約為1GHz。該14位1GHz的D/A轉換器采用5-5-4的分段結構，其中高5位和中5位采用低邏輯復雜度、高速和隨機可調的DEM譯碼技術。D/A轉換器的設計采用標準數?；旌螦SIC流程來實現，其中模擬模塊單獨設計版圖并做成宏單元。數字部分即DEM譯

3、碼電路的設計主要包括算法設計、邏輯綜合、物理實現和時序驗證。算法設計時采用高速流水線設計，實現了D/A轉換器高轉換速率的要求。邏輯綜合時采用了門控時鐘插入和操作數隔離的邏輯級低功耗設計方法。D/A轉換器的物理實現過程主要包括設計規(guī)劃、時鐘樹綜合和布線，同時考慮低功耗的要求、串擾的修復和天線效應的預防。
　　DEMD/A轉換器要求設計頻率達到800MHz，面積小于2mm2，功耗小于0.5W。最終驗證的結果滿足設計的時序、面積和功耗要