基于FPGA的千兆誤碼檢測儀設(shè)計.pdf

1、隨著通信技術(shù)的發(fā)展，通信系統(tǒng)的通信速率在大幅提高，通信的方式和通信的介質(zhì)也在發(fā)生變化，傳統(tǒng)的電信號通信正逐步轉(zhuǎn)化成光信號通信，因此大部分的傳輸電纜也轉(zhuǎn)變成光纖，在通信設(shè)備和通信系統(tǒng)的性能測試、故障診斷中誤碼檢測儀是不可缺少的設(shè)備。由于傳統(tǒng)的低速率電信號誤碼檢測儀信號速率低、接口單一、不具備光接口，已經(jīng)不能滿足當(dāng)今光纖通信系統(tǒng)的誤碼檢測要求，本文針對光纖通信系統(tǒng)SDH/SONET(同步數(shù)字網(wǎng))的特點，設(shè)計了最高速率可達2488.320Mb

2、ps誤碼檢測儀，可以檢測電通信設(shè)備的誤碼性能，也可以檢測光通信設(shè)備的誤碼性能。
　　 本文分析了誤碼檢測儀的系統(tǒng)需求，提出了以XILINX的FPGA(型號為XC5VLX50T-1FFG1136)為核心硬件，上位機PC機軟件為輔助管理平臺的誤碼檢測儀設(shè)計方案。以FPGA為核心硬件克服了傳統(tǒng)誤碼檢測儀數(shù)字信號處理能力、系統(tǒng)擴展和實時性上的不足，利用FPGA(現(xiàn)場可編程門陣列)的硬件可編程性，可以自行設(shè)計誤碼檢測軟核，使各功能模塊的功

3、能可以在邏輯門級的設(shè)計和改動；利用常用的個人電腦的強大功能和豐富資源，設(shè)計人性化的人機界面，方面操作，而且很方便的管理和整理測試數(shù)據(jù)。
　　 本文分析了誤碼檢測原理和m序列誤碼檢測方法，詳細的介紹了串行m序列和并行m序列生成算法，根據(jù)算法用Verilog HDL語言自行設(shè)計了低速誤碼檢測IP核和高速誤碼檢測IP核，然后在FPGA上組建誤碼檢測儀片上系統(tǒng)，提高了系統(tǒng)的集成度，誤碼檢測片上系統(tǒng)能根據(jù)指令輸出多達9種誤碼檢測測試碼，使

4、誤碼檢測儀能夠適用多種誤碼測試標(biāo)準。上位機界面軟件能夠根據(jù)誤碼檢測的需要，靈活的選取誤碼測試的碼型、誤碼測試的速率和誤碼檢測的接口；能夠記錄誤碼檢測系統(tǒng)的持續(xù)測試時間；能根據(jù)誤碼數(shù)自動計算誤碼率。
　　 根據(jù)設(shè)計的論證結(jié)果可知：基于FPGA為核心、上位機界面軟件為輔的誤碼檢測儀增加了系統(tǒng)的集成度、擴展了誤碼檢測儀的功能，經(jīng)過連續(xù)8個小時的誤碼性能測試，測試結(jié)果準確無誤，因此，本次設(shè)計的誤碼檢測儀滿足當(dāng)今的SDH網(wǎng)絡(luò)設(shè)備的2488