抗輻照低抖動(dòng)鎖相環(huán)設(shè)計(jì).pdf

1、鎖相環(huán)（PLL）設(shè)計(jì)是現(xiàn)代集成電路設(shè)計(jì)中一個(gè)非常重要的課題。主要功能有為芯片提供時(shí)鐘、時(shí)鐘同步以及時(shí)鐘數(shù)據(jù)恢復(fù)等。在輻射環(huán)境中，鎖相環(huán)容易產(chǎn)生較大的抖動(dòng)或相位偏移，嚴(yán)重時(shí)發(fā)生振蕩終止的現(xiàn)象，導(dǎo)致整個(gè)芯片無(wú)法正常工作，進(jìn)而給整個(gè)電子系統(tǒng)帶來(lái)災(zāi)難性的后果[1]。隨著器件特征尺寸的縮減，這種現(xiàn)象不僅僅出現(xiàn)在太空輻射環(huán)境中，在較惡劣的地面環(huán)境中也有可能發(fā)生。而低抖動(dòng)一直是鎖相環(huán)的一個(gè)重要的性能指標(biāo)。相關(guān)研究表明，鎖相環(huán)的加固方法在一定程度上會(huì)引

2、入噪聲，會(huì)影響鎖相環(huán)的抖動(dòng)性能。因此，對(duì)于鎖相環(huán)的設(shè)計(jì)來(lái)說(shuō)抗輻照設(shè)計(jì)和低抖動(dòng)設(shè)計(jì)是一個(gè)相互制約的問(wèn)題。
　　本研究主要內(nèi)容包括：⑴為了降低鎖相環(huán)的抖動(dòng)，分析了各部件對(duì)鎖相環(huán)輸出相位噪聲的貢獻(xiàn)，結(jié)合鎖相環(huán)的非理想效應(yīng)，給出了降低抖動(dòng)的措施：采用了一款快速無(wú)死區(qū)的PFD，此PFD不存在反饋回路，響應(yīng)速度快，有效降低了因PFD引入的噪聲；設(shè)計(jì)了一款新型的LPF，通過(guò)模擬可以看出其對(duì)電源噪聲以及控制電壓上的噪聲都起到了很好的抑制作用；設(shè)計(jì)

3、了一款消除電荷共享的電荷泵。并從理論上對(duì)上述設(shè)計(jì)進(jìn)行了分析與解釋。⑵為了抗輻照加固，從電路級(jí)和工藝級(jí)兩個(gè)層面進(jìn)行了研究。一方面從閂鎖效應(yīng)產(chǎn)生的機(jī)理來(lái)研究抗閂鎖的方法，另一方面分析 CP中 SET效應(yīng)，得到通過(guò)添加電阻可以起到加固的效果；對(duì)于VCO模塊，采用冗余的思想，設(shè)計(jì)了雙環(huán)互鎖的結(jié)構(gòu)，和三模冗余相比，雖然加固效果差一點(diǎn)，但大大節(jié)省了面積和功耗。最后研究了三阱工藝的抗閂鎖能力和抗SET能力，合理的使用三阱工藝，可以使芯片得到很好的加固