高速流水線DEM譯碼器及LVDS接收器設(shè)計(jì).pdf

1、高速高分辨率CMOS D/A轉(zhuǎn)換器是現(xiàn)代移動(dòng)通信、寬帶成像雷達(dá)和現(xiàn)代無線網(wǎng)絡(luò)等系統(tǒng)的關(guān)鍵部件，具有非常重要的作用。本文基于項(xiàng)目-《14bit1GspsDEM D/A轉(zhuǎn)換器設(shè)計(jì)》，采用SMIC0.18um IP6M標(biāo)準(zhǔn)CMOS工藝，實(shí)現(xiàn)一個(gè)1Gsps DEM譯碼器和2Gbps LVDS接收器的設(shè)計(jì)。其中，DEM譯碼器用于項(xiàng)目DAC中的溫度計(jì)譯碼電路，使用標(biāo)準(zhǔn)ASIC流程來實(shí)現(xiàn)，其設(shè)計(jì)過程包括了前端的算法實(shí)現(xiàn)、邏輯綜合和后端的物理設(shè)計(jì)、時(shí)序

2、分析；LVDS接收器則用于項(xiàng)目DAC的數(shù)字輸入接口，采用模擬電路設(shè)計(jì)方法來實(shí)現(xiàn)，其結(jié)構(gòu)由預(yù)放大器、遲滯比較器和整形緩沖模塊組成。
　　 基于PrimeTime和Modelsim工具，對設(shè)計(jì)的DEM譯碼器進(jìn)行驗(yàn)證。結(jié)果表明，該譯碼器在1GHz的時(shí)鐘頻率下性能良好，完全滿足了設(shè)計(jì)要求；基于Cadence Spectre仿真器，對設(shè)計(jì)的LVDS接收器進(jìn)行電路仿真和版圖后仿真。模擬結(jié)果表明，所實(shí)現(xiàn)的LVDS接收器符合IEEE1596.3