版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著信息技術(shù)和數(shù)字信號(hào)處理技術(shù)的發(fā)展,多媒體視頻壓縮技術(shù)的應(yīng)用得到了快速發(fā)展。視頻圖像壓縮技術(shù)因此得到了越來越多的重視。AVS標(biāo)準(zhǔn)是我國提出的第一個(gè)具有自主知識(shí)產(chǎn)權(quán)的音視頻編解碼標(biāo)準(zhǔn),它主要應(yīng)用于標(biāo)準(zhǔn)清晰度電視(SDTV)、高清晰度電視(HDTV)以及諸多視頻處理領(lǐng)域。與H.264/AVC相比,AVS具有諸多優(yōu)點(diǎn),比如:知識(shí)產(chǎn)權(quán)清晰、編解碼算法復(fù)雜度相對(duì)簡單、視頻壓縮性能優(yōu)越等。AVS標(biāo)準(zhǔn)采取了大量的新技術(shù),包括:幀內(nèi)預(yù)測(cè)、可變塊大小的
2、運(yùn)動(dòng)補(bǔ)償、1/4像素精度插值、反整數(shù)余弦變換和上下文自適應(yīng)二進(jìn)制算術(shù)編碼等。AVS標(biāo)準(zhǔn)是一套由系統(tǒng)、視頻、音頻、媒體版權(quán)管理等構(gòu)成的的完整標(biāo)準(zhǔn)體系,能提供全面的音視頻編解碼解決方案。
本課題是基于FPGA的AVS編碼器中幀內(nèi)預(yù)測(cè)和環(huán)路濾波模塊的設(shè)計(jì)與實(shí)現(xiàn)。采用的硬件平臺(tái)是Xilinx公司的Virtex-5系列XC5VFXl00T FPGA。首先簡要介紹了AVS標(biāo)準(zhǔn)和FPGA的基本知識(shí),之后著重討論、設(shè)計(jì)了AVS標(biāo)準(zhǔn)中幀內(nèi)預(yù)
3、測(cè)和環(huán)路濾波算法及其硬件實(shí)現(xiàn)方法。并對(duì)該設(shè)計(jì)進(jìn)行了仿真驗(yàn)證,最終在FPGA上實(shí)現(xiàn)其功能。
本文首先對(duì)AVS幀內(nèi)預(yù)測(cè)算法進(jìn)行了優(yōu)化設(shè)計(jì),針對(duì)亮度預(yù)測(cè)部分提出了一種快速有效的幀內(nèi)預(yù)測(cè)模式快速選擇算法,并對(duì)快速算法進(jìn)行了進(jìn)一步簡化,去除了arctan()、除法等不適合FPGA硬件設(shè)計(jì)的復(fù)雜運(yùn)算。并針對(duì)改進(jìn)算法,對(duì)亮度預(yù)測(cè)模塊進(jìn)行了硬件實(shí)現(xiàn)設(shè)計(jì)。色度預(yù)測(cè)部分則采用基于流水線技術(shù)的硬件設(shè)計(jì)方法,提高了編碼效率。此外,對(duì)預(yù)測(cè)塊求取單元
4、的硬件設(shè)計(jì)也做了諸多工作與改進(jìn)。并通過仿真、驗(yàn)證及上板測(cè)試,證明了該設(shè)計(jì)的有效性、可行性及正確性。通過驗(yàn)證證明,本設(shè)計(jì)模塊占用了XC5VFXl00T FPGA中近10%的資源,工作頻率可達(dá)146MHz,滿足了實(shí)時(shí)高清編解碼的要求。
在AVS環(huán)路濾波算法基礎(chǔ)上,本文提出了一個(gè)更有效的硬件實(shí)現(xiàn)結(jié)構(gòu)。對(duì)邊界濾波順序進(jìn)行了改進(jìn)優(yōu)化,采用了垂直邊界和水平邊界交叉濾波的濾波順序。在設(shè)計(jì)中增加了部分存儲(chǔ)器的使用,保存中間數(shù)據(jù),可以減少系
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- AVS編碼器中幀內(nèi)預(yù)測(cè)與環(huán)路濾波模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- AVS-s視頻編碼器熵編碼和環(huán)路濾波模塊硬件設(shè)計(jì).pdf
- 基于FPGA的AVS解碼器幀內(nèi)預(yù)測(cè)和環(huán)路濾波的研究與設(shè)計(jì).pdf
- AVS解碼器幀內(nèi)預(yù)測(cè)和環(huán)路濾波器硬件設(shè)計(jì)與實(shí)現(xiàn).pdf
- AVS-s視頻編碼器幀內(nèi)預(yù)測(cè)模塊和變換量化模塊硬件設(shè)計(jì).pdf
- 基于幀內(nèi)預(yù)測(cè)的靜態(tài)圖像編碼器FPGA設(shè)計(jì).pdf
- AVS視頻編碼中幀內(nèi)預(yù)測(cè)模塊的硬件實(shí)現(xiàn).pdf
- AVS編碼器預(yù)測(cè)部分FPGA實(shí)現(xiàn).pdf
- AVS編解碼器整數(shù)變換與環(huán)路濾波模塊設(shè)計(jì)與實(shí)現(xiàn).pdf
- AVS解碼器幀內(nèi)預(yù)測(cè)和去塊濾波的設(shè)計(jì)與實(shí)現(xiàn).pdf
- h.264編碼器去方塊濾波模塊設(shè)計(jì)與實(shí)現(xiàn)
- h.264編碼器幀內(nèi)預(yù)測(cè)算法的研究和在fpga中的實(shí)現(xiàn)
- AVS編碼器關(guān)鍵模塊的硬件實(shí)現(xiàn).pdf
- 基于FPGA的AVS實(shí)時(shí)高清視頻編碼器的研究與實(shí)現(xiàn).pdf
- AVS視頻解碼器中去塊效應(yīng)環(huán)路濾波模塊的硬件設(shè)計(jì).pdf
- 基于FPGA的AVS幀內(nèi)預(yù)測(cè)實(shí)現(xiàn)及碼率控制研究.pdf
- 高清視頻編碼的幀內(nèi)預(yù)測(cè)編碼器的架構(gòu)設(shè)計(jì).pdf
- 基于fpga的h.264幀內(nèi)編碼模塊的實(shí)現(xiàn)與優(yōu)化
- AVS視頻編碼器的熵編碼與插值部分的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- SVAC監(jiān)控視頻編碼器幀間預(yù)測(cè)模塊的硬件設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論