2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩78頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、計算機(jī)總線技術(shù)發(fā)展迅速,傳統(tǒng)的PCI總線已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足當(dāng)前的總線帶寬要求,正在逐步被PCI Express總線所取代。PCI Express總線使用了獨(dú)享帶寬的點(diǎn)對點(diǎn)拓?fù)?、基于?shù)據(jù)包的串行傳輸?shù)刃录夹g(shù),在保持軟件兼容性的同時提供了更高的總線帶寬,解決了PCI總線的速度限制問題。 PCI Express總線的實(shí)現(xiàn)技術(shù)有多種,論文在詳細(xì)對比分析各種實(shí)現(xiàn)方案后,采用FPGA為技術(shù)核心來實(shí)現(xiàn)高速數(shù)據(jù)采集和PCI Express總線接

2、口,并從硬件部分和軟件部分兩個方面對系統(tǒng)進(jìn)行了深入研究,最終實(shí)現(xiàn)了一套通過PCI Express總線進(jìn)行高速數(shù)據(jù)采集的完整的高性能嵌入式系統(tǒng)。 系統(tǒng)硬件部分負(fù)責(zé)采集前端高速LVDS數(shù)據(jù)并通過PCI Express總線傳輸給計算機(jī),以Xilinx公司ML505開發(fā)板為實(shí)現(xiàn)載體,通過在Virtex-5 FPGA中設(shè)計邏輯實(shí)現(xiàn)高性能的DMA傳輸。FPGA中邏輯由Endpoint Block Plus IP核和系統(tǒng)邏輯組成。系統(tǒng)邏輯作為

3、系統(tǒng)的核心使用發(fā)送引擎、接收引擎、端點(diǎn)內(nèi)存和DMA引擎四個主要模塊,完成了TLP的發(fā)送與接收,DMA傳輸?shù)陌l(fā)起與控制、采集信號的存儲等任務(wù)。 系統(tǒng)軟件部分由負(fù)責(zé)硬件通信的驅(qū)動程序和負(fù)責(zé)人機(jī)交互的應(yīng)用程序組成。為保證系統(tǒng)性能,驅(qū)動程序使用DriverStudio開發(fā),采用直接事件通知模式保證軟件響應(yīng)時間,使用了兩級數(shù)據(jù)緩沖機(jī)制保證文件的硬盤寫入速度。應(yīng)用程序使用Visual C++軟件開發(fā),使用了多線程技術(shù)與異步I/O技術(shù)提高了軟

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論