AVS解碼幀內(nèi)亮度預(yù)測IP模塊的硬件化設(shè)計.pdf_第1頁
已閱讀1頁，還剩51頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、AVS是我國自主創(chuàng)新戰(zhàn)略的一個典型。從2002年開始，以AVS標(biāo)準(zhǔn)工作組的方式，組織了國內(nèi)外兩百多家單位、一千多人的隊伍開展聯(lián)合創(chuàng)新，制定了配套的數(shù)字音視頻信源編碼標(biāo)準(zhǔn)，成為我國數(shù)字音視頻產(chǎn)業(yè)“由大變強”的重要支柱。
　　但是，在嵌入式系統(tǒng)當(dāng)中，由于系統(tǒng)性能受嵌入式微處理器性能的制約，處理器的處理速度不可能像一般電腦那么快。視頻解碼不能全部通過軟件解碼來實現(xiàn)。因此，必須將部分解碼過程以硬件實現(xiàn)。本文研究了項目中AVS的幀內(nèi)亮度預(yù)測

2、硬件化設(shè)計。
　　本文介紹了AVS視頻編解碼標(biāo)準(zhǔn)，重點介紹了AVS視頻編解碼的幀內(nèi)預(yù)測部分?；谇度胧絅ios處理器和Avalon總線的SOPC硬件平臺進(jìn)行仿真測試，在該平臺上實現(xiàn)了AVS視頻解碼幀內(nèi)亮度預(yù)測IP模塊的硬件化設(shè)計與驗證仿真。
　　嵌入式AVS視頻編解碼的幀內(nèi)預(yù)測硬件IP模塊，用Verilog語言進(jìn)行硬件設(shè)計，開發(fā)環(huán)境為Quartus II。用Modelsim進(jìn)行仿真。設(shè)計了一個能夠通過Avalon總線訪問存儲

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論