HEVC幀內(nèi)預(yù)測(cè)和變換模塊的VLSI設(shè)計(jì).pdf

1、新一代視頻編解碼HEVC/H.265是ITU-T的視頻編碼專家組和ISO/IEC的動(dòng)態(tài)圖像專家組聯(lián)合提出最新視頻編碼標(biāo)準(zhǔn)。與H.264相比，HEVC碼流雖然減少50％，但是編解碼端復(fù)雜度大大增加。本文首先研究HEVC幀內(nèi)預(yù)測(cè)和變換模塊的算法，然后結(jié)合硬件設(shè)計(jì)特點(diǎn)，對(duì)算法進(jìn)行優(yōu)化，最后根據(jù)優(yōu)化后的算法進(jìn)行VLSI設(shè)計(jì)。
　　本文主要工作如下:
　　1、HEVC幀內(nèi)預(yù)測(cè)模塊硬件電路設(shè)計(jì)
　　針對(duì)幀內(nèi)預(yù)測(cè)硬件架構(gòu)電路面積較大

2、、工作頻率較低等問(wèn)題，對(duì)三種預(yù)測(cè)模式(DC預(yù)測(cè)、Planar預(yù)測(cè)以及角度預(yù)測(cè))分別開(kāi)展優(yōu)化設(shè)計(jì)。首先對(duì)幀內(nèi)預(yù)測(cè)算法進(jìn)行優(yōu)化，然后使用模塊復(fù)用以及寄存器緩存等技術(shù)對(duì)DC預(yù)測(cè)模式硬件電路進(jìn)行優(yōu)化;采用模塊復(fù)用以及狀態(tài)機(jī)跳轉(zhuǎn)等方法對(duì)Planar預(yù)測(cè)模式硬件電路進(jìn)行優(yōu)化;使用查找表以及專用乘法器模塊等技術(shù)對(duì)角度預(yù)測(cè)模式硬件電路進(jìn)行優(yōu)化。實(shí)驗(yàn)結(jié)果表明，與優(yōu)化前相比，DC預(yù)測(cè)模式硬件電路在頻率上提升40％，在邏輯門上減少32.4％，在處理延時(shí)上減少

3、50％;Planar預(yù)測(cè)模式在工作頻率上提升62％，在電路面積上減少51％，在處理延時(shí)上減少25％;角度預(yù)測(cè)模式電路在硬件效率上提升176％。
　　2、HEVC變換模塊硬件電路設(shè)計(jì)
　　針對(duì)變換模塊中DST算法硬件設(shè)計(jì)中存在的頻率較慢、電路面積較大的問(wèn)題，設(shè)計(jì)優(yōu)化DST硬件電路。首先結(jié)合DST矩陣系數(shù)運(yùn)算數(shù)值特點(diǎn)，提出一種改進(jìn)的DST算法;在此基礎(chǔ)上，本文設(shè)計(jì)對(duì)應(yīng)于該算法專用乘法器，并通過(guò)轉(zhuǎn)置緩存器以及流水線等方法，對(duì)電路的