通用型陣列邏輯器件的版圖設(shè)計(jì).pdf

1、可編程邏輯器件在數(shù)字電路設(shè)計(jì)中一直扮演著重要的角色。與專用集成電路（ASIC，Application Specific Integrated Circuits）芯片不同，可編程邏輯器件（Programmable Logic Device，PLD）在設(shè)計(jì)完成時(shí)并沒(méi)有確定的邏輯功能，而是可以在流片之后，由用戶根據(jù)自己的實(shí)際需求對(duì)其進(jìn)行編程，賦予可編程器件具體的邏輯功能?？删幊踢壿嬈骷?0年代發(fā)展至今，已經(jīng)歷過(guò)PROM、EPROM、PLA、

2、PAL、GAL等多個(gè)品種。PLD器件的研究設(shè)計(jì)為以后復(fù)雜可編程邏輯器件打下堅(jiān)實(shí)的基礎(chǔ)。
　　本文的研究課題是從一個(gè)簡(jiǎn)單的PLD結(jié)構(gòu)入手，詳細(xì)分析PLD器件的組成，它由“與”陣列和“或”陣列構(gòu)成。與陣列產(chǎn)生有關(guān)與項(xiàng)，或陣列將所有與項(xiàng)構(gòu)成“與或”的形式。由于任何組合邏輯函數(shù)均可化成與或的形式，而任何時(shí)序電路均可由組合邏輯電路加上存儲(chǔ)元件（觸發(fā)器）構(gòu)成，所以PLD的“與或”結(jié)構(gòu)對(duì)實(shí)現(xiàn)數(shù)字電路具有普遍意義。
　　本文研究的主要內(nèi)容是

3、以EEPROM BIT Cell為中心，構(gòu)建完整的GAL器件。在全面理解了浮柵單元的工作原理基礎(chǔ)上，圍繞GAL的構(gòu)成原理，搭建了完整的GAL電路原理圖；完成了GAL器件的全面仿真；順利的完成了GAL器件的版圖布局布線。在整個(gè)GAL器件的設(shè)計(jì)過(guò)程中，不斷優(yōu)化、改進(jìn)電路設(shè)計(jì)，為了得到更多的關(guān)于EEPROM BIT Cell的數(shù)據(jù)，專門設(shè)計(jì)了一個(gè)用于測(cè)試各類EEPROM單元的測(cè)試芯片。該芯片在公司的支持下，在0.35um EECOMS工藝上成