版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、乘法運(yùn)算在數(shù)字信號(hào)處理(DSP)系統(tǒng)中占有重要地位.乘法運(yùn)算速度在很大程度上決定了數(shù)字信號(hào)處理系統(tǒng)的數(shù)據(jù)吞吐率.人們提出了很多先進(jìn)的乘法算法和乘法器結(jié)構(gòu)以改善乘法器的性能.由于應(yīng)用廣泛,符合IEEE754-1985浮點(diǎn)運(yùn)算標(biāo)準(zhǔn)的浮點(diǎn)乘法器設(shè)計(jì)倍受重視.該文從算法入手通過自頂向下的正向設(shè)計(jì),完成了一種符合IEEE754-1985標(biāo)準(zhǔn)的32bits高速CMOS浮點(diǎn)乘法器的電路設(shè)計(jì).該乘法器采用MBA-樹型結(jié)構(gòu):利用MBA算法生成部分積;基于
2、4:2 Comperssor的樹型結(jié)構(gòu)部部分積進(jìn)行O(log<,2>N)次求和,生成Carry Save形式的乘積;最后由一個(gè)高速加法器求出最終乘積.MBA算法不僅將部分積數(shù)目壓縮至原來的一半,而且可以縮短互連線長(zhǎng)度,降低互連線寄生效應(yīng)對(duì)系統(tǒng)性能的影響.基于4:2 Comperssor的樹型結(jié)構(gòu)對(duì)稱性好、互連線規(guī)則,比其它樹型結(jié)構(gòu)更有利于電路實(shí)現(xiàn).隨著特征尺寸的縮小,MBA-樹型結(jié)構(gòu)在速度上的優(yōu)勢(shì)將更加明顯.電路設(shè)計(jì)中采用了新型的高速、
3、低功耗加法運(yùn)算單元和部分積產(chǎn)生電路,進(jìn)一步提高了系統(tǒng)性能.該文還提出了一種Normal標(biāo)志的計(jì)算方法,詳細(xì)討論了IEEE標(biāo)準(zhǔn)中四種舍入模式及標(biāo)志信號(hào)的電路設(shè)計(jì).該浮點(diǎn)乘法器內(nèi)含19,197個(gè)晶體管,電路模擬采用Chartered CMOS 0.35um制程(三層鋁線互連)的Spice模型.計(jì)算機(jī)模擬結(jié)果表明所設(shè)計(jì)的乘法器具有高速、低功耗的良好性能.在3.3V工作電壓,環(huán)境溫度25℃下,浮點(diǎn)乘法器延遲僅為3.807ns,對(duì)應(yīng)極限頻率為26
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 32位高速浮點(diǎn)乘法器設(shè)計(jì)技術(shù)研究.pdf
- 32位高速高性能浮點(diǎn)陣列乘法器的設(shè)計(jì).pdf
- 浮點(diǎn)32位并行乘法器設(shè)計(jì)與研究.pdf
- 高性能DSP中32位浮點(diǎn)乘法器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 一種高性能乘法器的設(shè)計(jì)與研究——43位浮點(diǎn)乘法器的設(shè)計(jì)與研究.pdf
- 高性能CPU中浮點(diǎn)乘法器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 專用集成電路設(shè)計(jì)方法研究與應(yīng)用——高速浮點(diǎn)乘法器設(shè)計(jì).pdf
- 快速乘法器的設(shè)計(jì).pdf
- 可重構(gòu)高速低功耗流水線乘法器設(shè)計(jì).pdf
- 低壓低功耗CMOS模擬乘法器研究與設(shè)計(jì).pdf
- 高頻電流模四象限CMOS模擬乘法器.pdf
- 基于fpga的乘法器設(shè)計(jì)
- 基于fpga的乘法器和除法器
- 原碼一位乘法器設(shè)計(jì)
- 一種無乘法器的CMOS PFC控制電路.pdf
- 高速模擬乘法器及高速FPGA邏輯的仿真研究.pdf
- 模擬乘法器概述
- 8位乘法器畢業(yè)設(shè)計(jì)
- fpga乘法器畢業(yè)設(shè)計(jì)開題報(bào)告
- 直接補(bǔ)碼陣列乘法器的設(shè)計(jì)原理
評(píng)論
0/150
提交評(píng)論