高性能并行乘法器半定制設(shè)計(jì)方法研究.pdf

1、乘法器是微處理器中的重要部件,它的設(shè)計(jì)與實(shí)現(xiàn)直接影響著整個(gè)數(shù)字系統(tǒng)的性能,因此高性能乘法器的設(shè)計(jì)仍然被關(guān)注。另一方面,激烈的市場競爭加速了產(chǎn)品的上市進(jìn)程,從而要求設(shè)計(jì)者盡量縮短設(shè)計(jì)時(shí)間。為了兼顧乘法器的性能和設(shè)計(jì)時(shí)間,通常使用基于標(biāo)準(zhǔn)單元庫的半定制設(shè)計(jì)方法。但是傳統(tǒng)的半定制設(shè)計(jì)方法受限于庫中標(biāo)準(zhǔn)單元有限的驅(qū)動(dòng)能力,無法實(shí)現(xiàn)最短路徑延時(shí)。為此,本文提出了基于標(biāo)準(zhǔn)單元庫擴(kuò)展的乘法器設(shè)計(jì)方法,消除了傳統(tǒng)方法的不足。
　　 本文設(shè)計(jì)并實(shí)

2、現(xiàn)17bit×17 bit帶符號數(shù)字乘法器。為了提高乘法器的性能,采用改進(jìn)的Booth編碼算法,Wallace樹形結(jié)構(gòu),以及基于標(biāo)準(zhǔn)單元庫擴(kuò)展的設(shè)計(jì)方法。該方法使用邏輯功效模型分析乘法器的關(guān)鍵路徑,通過構(gòu)造驅(qū)動(dòng)能力更為完備的單元以實(shí)現(xiàn)關(guān)鍵路徑中每一級門功效相等,從而得到最短路徑延時(shí)。將TSMC90nm標(biāo)準(zhǔn)單元庫擴(kuò)展得到擴(kuò)展單元庫,使用兩個(gè)單元庫分別版圖實(shí)現(xiàn)數(shù)字乘法器,基于擴(kuò)展單元庫實(shí)現(xiàn)的乘法器速度提升10.87％。實(shí)驗(yàn)結(jié)果表明,基于標(biāo)準(zhǔn)