已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、鎖相電路作為FPGA時鐘分布網(wǎng)絡(luò)的重要組成部分，對整個芯片的及其系統(tǒng)的工作性能的好壞起著十分重要的作用，尤其是高速應(yīng)用環(huán)境下。 本文研究了鎖相環(huán)的基本結(jié)構(gòu)與系統(tǒng)構(gòu)架及其性能優(yōu)劣。以數(shù)字延遲鎖相環(huán)為基礎(chǔ)，并采用數(shù)?；旌霞夹g(shù)，實現(xiàn)了帶電源控制的數(shù)字延遲鎖相環(huán)。在數(shù)字延遲鎖相環(huán)設(shè)計中，先整體講述電路的整體構(gòu)架的設(shè)計，然后詳細(xì)闡述了基本模塊的實現(xiàn)方法與原理。同時基于降低功耗的考慮，電路中引入Shut-Down電源控制技術(shù)，一方面降低DL
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于DLL技術(shù)的多相時鐘設(shè)計.pdf
- 基于DLL的高頻時鐘產(chǎn)生電路的研究與設(shè)計.pdf
- 基于fpga數(shù)字時鐘的設(shè)計
- 基于fpga的數(shù)字時鐘設(shè)計設(shè)計
- 基于fpga的數(shù)字時鐘設(shè)計
- 基于fpga的多功能時鐘設(shè)計
- 基于fpga的數(shù)字時鐘設(shè)計部分
- 基于fpga的電子時鐘設(shè)計
- 基于高性能FPGA應(yīng)用的DLL研究與設(shè)計實現(xiàn).pdf
- 基于DLL的900MHz時鐘產(chǎn)生電路研究與設(shè)計.pdf
- 基于fpga的數(shù)字時鐘課程設(shè)計
- FPGA中數(shù)字時鐘管理模塊的設(shè)計.pdf
- 基于fpga的數(shù)字電子時鐘設(shè)計
- 基于多相時鐘產(chǎn)生電路的DLL的研究與應(yīng)用.pdf
- 基于fpga的多功能數(shù)字時鐘設(shè)計
- 基于fpga的數(shù)字電子時鐘設(shè)計-vhdl
- 基于FPGA數(shù)字時鐘的設(shè)計(論文)定稿.doc
- 基于FPGA數(shù)字時鐘的設(shè)計(論文)初稿.doc
- 基于fpga的數(shù)字時鐘設(shè)計畢業(yè)設(shè)計論文
- 畢業(yè)設(shè)計基于fpga的多功能的數(shù)字時鐘設(shè)計
評論
0/150
提交評論