高電源抑制帶隙基準源的研究與設計.pdf

1、帶隙基準電壓源作為集成電路中一個重要的電路模塊，其性能直接影響了整個系統(tǒng)的性能。隨著集成電路的不斷發(fā)展，帶隙基準電壓源電路的性能受到越來越廣泛的關注。如何減小帶隙基準電壓源的溫度系數(shù)、提高電源抑制性能是設計應用于射頻集成電路中的帶隙基準電壓源的關鍵。論文給出了一種應用于數(shù)字電視調諧芯片的基準電壓源的設計，其作用是為芯片中的其他模塊提供穩(wěn)定的直流偏置電壓。 論文采用帶隙基準電壓源的一階溫度補償技術實現(xiàn)了基準電壓源的設計；采用Ser

2、ies-Shunt負反饋形式的運算跨導放大器作為基準電壓源的一級緩沖器，有效地降低了輸出端的阻抗，提高了負載驅動能力；分析了由于工藝偏差引起的電流鏡失配、電阻失配和雙極型晶體管失配三種參數(shù)失配因素對輸出電壓的影響。論文通過對帶隙基準電壓源電源抑制的頻率特性進行小信號建模，推導其電源抑制頻域的傳輸函數(shù)表達式，根據(jù)傳輸函數(shù)表達式調整參數(shù)對基準電壓源的電源抑制進行優(yōu)化。在沒有考慮寄生參數(shù)的條件下，優(yōu)化后的電源抑制性能為低頻段-81．5dB，高