CMOS帶隙基準源的研究與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩58頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、基準電壓源是在電路系統(tǒng)中為其它功能模塊提供高精度的電壓基準，或由其轉(zhuǎn)化為高精度電流基準，為其它功能模塊提供精確、穩(wěn)定的偏置的電路。它是模擬集成電路和混合集成電路中非常重要的模塊?；鶞试摧敵龅幕鶞市盘柗€(wěn)定，與電源電壓、溫度以及工藝的變化無關(guān)。本文在研究帶隙基準基本原理的基礎(chǔ)上，分別設(shè)計了三款CMOS帶隙基準電路。 第一款是應(yīng)用于DAC的帶隙基準電路。該基準電路的核心采用了PNP晶體管串聯(lián)來減小運放失調(diào)，運放采用的是具有高輸入擺幅的

2、折疊式共源共柵結(jié)構(gòu)，偏置電路采用了低壓共源共柵電流鏡和自偏置低壓共源共柵電流鏡等結(jié)構(gòu)來為整個基準電路提供偏置。本文基于SMIC 0.35μm工藝模型庫，采用Hspice仿真工具對該基準電路進行仿真，仿真結(jié)果為：溫度掃描從—40℃到100℃，基準源的溫度系數(shù)為15.7ppm/℃；電源抑制比在1kHz時為75dB，10kHz時仍有58dB。仿真結(jié)果表明，該基準電路完全能在DAC系統(tǒng)中正常工作。 第二款是應(yīng)用于LDO的帶隙基準電路。

3、該基準采用共源共柵電流鏡結(jié)構(gòu)來獲得高電源抑制比。本文基于SMIC 0.35μm工藝模型庫，采用Hspice仿真工具對該基準電路進行仿真，仿真結(jié)果為：在1kHz時，電源抑制比為80dB，基準源的溫度系數(shù)為24ppm/℃，靜態(tài)電流小于4μA。仿真結(jié)果表明，該基準電路完全能在LDO系統(tǒng)中正常工作。 第三款是針對高精度要求的低電源電壓系統(tǒng)而設(shè)計的低溫度系數(shù)低壓帶隙基準電路。本文基于SMIC 0.35μm工藝模型庫，采用Hspice仿真

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論