集成帶隙基準(zhǔn)源設(shè)計(jì).pdf

1、帶隙基準(zhǔn)源是模擬集成電路中的一個(gè)重要單元。它為其它功能模塊，比如偏置電路、參考電路提供高精度的電壓基準(zhǔn)，或由其轉(zhuǎn)化為高精度的電流基準(zhǔn)。帶隙基準(zhǔn)源輸出的基準(zhǔn)電壓信號(hào)穩(wěn)定，與電源電壓、溫度以及工藝的變化無關(guān)。CMOS工藝由于其性價(jià)比，現(xiàn)已經(jīng)成為集成電路設(shè)計(jì)的主流工藝。采用CMOS工藝設(shè)計(jì)高精度的帶隙基準(zhǔn)源是本文研究的主要內(nèi)容。
　　本文從集成電路中基本器件的工藝和模型入手，詳細(xì)介紹分析了CMOS工藝下的基本器件及其優(yōu)缺點(diǎn)和小信號(hào)模型。

2、接下來，本文介紹了基準(zhǔn)源最基本的電路形式，分析了其優(yōu)缺點(diǎn)并由此引出衡量基準(zhǔn)源性能最為重要的溫度特性和電源電壓抑制特性。本文對(duì)PN結(jié)的溫度特性做了細(xì)致的理論分析，進(jìn)而在理論分析的基礎(chǔ)上引出正溫度系數(shù)電路的設(shè)計(jì)和溫度補(bǔ)償?shù)暮诵乃枷?，并且分析了傳統(tǒng)帶隙基準(zhǔn)源的電路結(jié)構(gòu)和性能，直觀的展示了帶隙基準(zhǔn)源的設(shè)計(jì)思想。考慮到版圖設(shè)計(jì)等后端工序?qū)痘鶞?zhǔn)源設(shè)計(jì)的影響，本文還介紹了版圖設(shè)計(jì)中的各種非理想因素對(duì)帶隙基準(zhǔn)源的影響，并且提出了相應(yīng)的改進(jìn)措施。為設(shè)

3、計(jì)后續(xù)的高性能帶隙基準(zhǔn)源，本文著重闡述了如何進(jìn)一步改善帶隙基準(zhǔn)源的溫度特性和電源電壓抑制特性，并為此做了詳盡的理論和電路設(shè)計(jì)仿真分析。
　　本文設(shè)計(jì)的新型分段式溫度補(bǔ)償?shù)膸痘鶞?zhǔn)源電路，利用NMOS管分流電流以實(shí)現(xiàn)非線性溫度補(bǔ)償，通過在運(yùn)放和電源之間引入負(fù)反饋的做法提高帶隙基準(zhǔn)源的電源電壓抑制比，電路結(jié)構(gòu)簡(jiǎn)單，性能優(yōu)異。基于CSMC0.5μm CMOS工藝對(duì)所設(shè)計(jì)的帶隙基準(zhǔn)源進(jìn)行仿真，結(jié)果表明在3V的供電電壓下，帶隙基準(zhǔn)源在-40