應用于SAR ADC的CMOS帶隙基準源設計.pdf

1、隨著數(shù)字通訊技術(shù)的不斷發(fā)展,模數(shù)轉(zhuǎn)換器作為連接模擬信號與數(shù)字信號之間的紐帶,在集成電路產(chǎn)業(yè)中得到廣泛應用。在眾多結(jié)構(gòu)的ADC中,SAR ADC是采樣率低于5MSPS的中高等分辨率的ADC首選結(jié)構(gòu)。在SAR ADC的設計中,一個高精度高性能的參考電壓源的實現(xiàn)影響著其中數(shù)模轉(zhuǎn)換器的性能,從而影響著整個ADC的精度。
　　本文針對SAR ADC的性能要求,在詳細分析CMOS帶隙基準源的原理及非理想因素的前提下,設計了一種高性能的帶隙基準

2、電壓源。整體電路采用了改進的帶隙基準源架構(gòu),在核心電路的設計中,使用共源共柵電流鏡提高了帶隙基準源的電源抑制比,并通過改變電流放大倍數(shù)降低了運放失調(diào)對輸出參考電壓的影響。同時,文中設計了一種基于數(shù)字電路實現(xiàn)的啟動電路,確保了輸出電壓可以在較短時間內(nèi)穩(wěn)定到其靜態(tài)工作點。最后,本文根據(jù)數(shù)模轉(zhuǎn)換器中參考電壓的要求,給出了可配置電路的設計方案,為 SAR ADC提供了一個穩(wěn)定的輸出參考電壓,并提高了帶隙基準源的驅(qū)動能力。
　　本文在2.5

3、V的電源電壓下,基于SMIC65nm CMOS工藝對帶隙基準源進行設計,采用Cadence公司的Spectre軟件對電路進行仿真,結(jié)果表明,輸出參考電壓在-40~125℃的溫度范圍內(nèi)的溫度系數(shù)為6 ppm/℃,在低頻時的電源抑制比為64.2dB,建立時間為234ns,靜態(tài)功耗為0.28mW,在電源電壓波動?10％時,輸出參考電平僅變化0.41mV。基準電壓經(jīng)過可配置電路后供給數(shù)模轉(zhuǎn)換器,本文所設計的帶隙基準源的性能指標完全可以滿足SAR