版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著便攜式電子產(chǎn)品的快速發(fā)展,作為其電力來源的二次電池的需求量越來越大,其中鋰離子電池以其良好的性能成為二次電池市場的主流產(chǎn)品。但是鋰離子電池在使用過程中容易受到過充電、過放電、過電流和過溫度等異常狀態(tài)的損害,從而降低電池工作效率,縮短電池壽命,所以鋰電池保護(hù)電路變得十分必要。
基準(zhǔn)電壓源電路是在電路系統(tǒng)中為其它功能模塊提供高精度的電壓基準(zhǔn),或由其轉(zhuǎn)化為高精度電流基準(zhǔn),為其它功能模塊提供精確、穩(wěn)定的偏置的電路。它是模擬集成電路
2、和混合集成電路中非常重要的模塊,其性能影響電路系統(tǒng)的整體性能。基準(zhǔn)源輸出的基準(zhǔn)信號要穩(wěn)定,基本實(shí)現(xiàn)與電源電壓、溫度以及工藝的變化無關(guān)。
本論文首先從鋰離子電池保護(hù)電路的應(yīng)用方式和基本功能入手,分析和設(shè)計了保護(hù)芯片的系統(tǒng)構(gòu)架及模塊劃分,在此基礎(chǔ)上對主要檢測電路模塊進(jìn)行了設(shè)計,包括過充電檢測模塊、過放電檢測模塊、過電流模塊和過溫度檢測模塊。為了滿足低功耗的需求,檢測模塊電路的MOS管工作于亞閾值區(qū)。
本文設(shè)計了一款對電源
3、電壓、工藝和溫度的變化不敏感,具有高電源電壓抑制比和低噪聲的帶隙基準(zhǔn)電壓源電路。電路中使用數(shù)字控制的PNP晶體管陣列對輸出參考電壓進(jìn)行修正,使輸出參考電壓更加穩(wěn)定和精確。采用smic0.18-μmCMOS工藝庫模型進(jìn)行仿真,從仿真結(jié)果來看,其溫度系數(shù)小于4ppm/℃,VDD為3.3V時的電源抑制比為89dB,VDD為2.1V時的電源抑制比為64.5 dB,從100Hz到100 kHz范圍的積分噪聲為16.8uVrms。在2.1V電源電壓
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 帶隙基準(zhǔn)源電路與版圖設(shè)計
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計.pdf
- 高精度低功耗帶隙基準(zhǔn)源電路的設(shè)計.pdf
- 帶隙基準(zhǔn)電路的研究
- 帶過溫保護(hù)功能的高精度帶隙基準(zhǔn)電壓電路設(shè)計.pdf
- 高PSR帶隙基準(zhǔn)電壓源設(shè)計.pdf
- 低電壓高電源抑制比帶隙基準(zhǔn)電路設(shè)計.pdf
- CMOS帶隙基準(zhǔn)電壓源的設(shè)計研究.pdf
- 帶隙基準(zhǔn)電路的穩(wěn)健性優(yōu)化設(shè)計.pdf
- 高性能BiCMOS帶隙基準(zhǔn)電壓源設(shè)計.pdf
- 基于工藝偏差的帶隙基準(zhǔn)電壓源設(shè)計.pdf
- SPIC內(nèi)部基準(zhǔn)電壓源與保護(hù)電路的研究與設(shè)計.pdf
- 帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)及過溫保護(hù)電路研究與設(shè)計.pdf
- 帶數(shù)字自校正的CMOS帶隙基準(zhǔn)電壓源設(shè)計.pdf
- 高精度低溫漂帶隙基準(zhǔn)電壓源的設(shè)計.pdf
- CMOS Pipeline ADC-帶隙基準(zhǔn)電壓源的設(shè)計.pdf
- 曲率補(bǔ)償帶隙基準(zhǔn)電壓源的設(shè)計與實(shí)現(xiàn).pdf
- 高電源抑制比帶隙基準(zhǔn)電壓源設(shè)計.pdf
- CMOS帶隙基準(zhǔn)源研究以及應(yīng)用.pdf
- 1V以下低電壓低功耗帶隙基準(zhǔn)電路設(shè)計.pdf
評論
0/150
提交評論