基于PowerPC的FPU設計.pdf

1、航空航天、數(shù)字信號處理、實時語音圖像和高精度計算等應用領域?qū)Ω↑c數(shù)處理的要求越來越高，浮點單元(FPU,Floating-PointUnit)已經(jīng)成為當代微處理器中一個至關重要的組成部分。由于集成電路技術的發(fā)展，芯片的集成度越來越高，如何實現(xiàn)FPU的功能、提高FPU的性能已成為一個重要的研究課題?；赑owerPC的FPU課題來源于哈爾濱工業(yè)大學(威海)微電子中心的合作項目，是中央處理器的協(xié)處理單元，在不占用中央處理單元資源的基礎上負責

2、基本算術指令、比較指令等六類35條浮點指令的處理，其性能的優(yōu)劣直接影響到處理器的性能。
　　論文在對IEEE-754浮點數(shù)標準研究和各種算法比較選擇基礎上，根據(jù)PowerPC的體系結(jié)構(gòu)和指令系統(tǒng)，選擇相應的算法，提出實現(xiàn)FPU的設計方案：將整個設計分為譯碼、數(shù)據(jù)通路、控制通路和異常檢測四個部分。采用自頂向下的數(shù)字集成電路設計方法，對各部分進行寄存器傳輸級的描述，通過對各指令控制通路和數(shù)據(jù)通路進行合并和優(yōu)化。
　　算法的分析和

3、比較：加減法是設計的基礎，乘、除、開方運算是設計的重點。通過對算法的分析，從實現(xiàn)的速度、功耗、面積和實現(xiàn)的復雜程度等方面比較選擇相應的實現(xiàn)算法。
　　乘、除、開方指令的硬件實現(xiàn)：根據(jù)實現(xiàn)乘除法計算流程，采用改進的Booth2算法實現(xiàn)乘法單元，采用SRT-4算法進行除法和開方的硬件實現(xiàn)。
　　硬件合并：為減少FPU實現(xiàn)的規(guī)模采取硬件合并，將六類35條指令進行功能單元合并。硬件分為數(shù)據(jù)通路和控制通路。數(shù)據(jù)通路包括指數(shù)通路和尾數(shù)通

4、路，是操作數(shù)的通道，指令運算的場所；控制通路是FPU設計的核心，控制指令的運算；異常檢測模塊檢測指令執(zhí)行過程中各種異常情況。
　　通過搭建驗證平臺，采用大量激勵對FPU功能進行驗證，其功能完全能夠?qū)崿F(xiàn)；為了檢測時序要求，采用中芯國際SMIC的0.18μmCMOS工藝對其進行了綜合，在面積不到0.3mm2的情況下速度可以達到266MHz以上；將sdf文件反標到門級網(wǎng)表中，對FPU設計進行時序仿真，仿真結(jié)果表明此FPU設計的性能完全符