基于多DSP的高速通用信號(hào)處理平臺(tái)的設(shè)計(jì)與研究.pdf

1、目前，由于某些系統(tǒng)對(duì)信號(hào)處理的速度、規(guī)模要求越來(lái)越高，傳統(tǒng)的單片DSP已不能滿足大量數(shù)據(jù)處理的要求，所以開(kāi)發(fā)并行的DSP模塊，利用其強(qiáng)大的并聯(lián)擴(kuò)展能力，組成超高速的浮點(diǎn)運(yùn)算能力的實(shí)時(shí)信號(hào)處理系統(tǒng)是很有價(jià)值的。因此實(shí)時(shí)性強(qiáng)、精度高和具備高數(shù)據(jù)吞吐量的大規(guī)模并行信號(hào)處理系統(tǒng)是今后信號(hào)處理領(lǐng)域發(fā)展的一個(gè)重要分支。 基于上述的要求，本文開(kāi)發(fā)出了一種基于多DSP的高速通用信號(hào)處理平臺(tái)。該平臺(tái)的設(shè)計(jì)采用了兩片ADSP-TS101處理芯片、兩

2、片自主研發(fā)的專(zhuān)用數(shù)字信號(hào)處理芯片GA3816和兩片Virtex-4系列FPGA作為該平臺(tái)主要的數(shù)據(jù)處理單元和邏輯控制單元。該平臺(tái)能夠通過(guò)FPGA動(dòng)態(tài)地配置GA3816芯片實(shí)現(xiàn)對(duì)一些常用的算法的運(yùn)算功能，同時(shí)也可以對(duì)DSP和FPGA進(jìn)行編程，從而實(shí)現(xiàn)一些更為復(fù)雜的算法運(yùn)算。兩片F(xiàn)PGA之間和一片F(xiàn)PGA到外部系統(tǒng)之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號(hào))技術(shù)，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進(jìn)行傳輸。 經(jīng)過(guò)調(diào)試，該平臺(tái)具有