基于FPGA+DSP的基帶數(shù)字信號處理平臺的研究與實(shí)現(xiàn).pdf

1、軟件無線電技術(shù)作為通信領(lǐng)域的第三次革命，近年來得到了迅猛的發(fā)展，而基帶數(shù)字信號處理作為軟件無線的關(guān)鍵技術(shù)也是備受青睞的，軟件無線電技術(shù)的實(shí)現(xiàn)依托于一個(gè)功能強(qiáng)大的高速基帶數(shù)字信號處理平臺。傳統(tǒng)的高速基帶數(shù)字信號處理平臺由FPGA或DSP等單一處理器構(gòu)成，由于單一處理器各自具有一定的優(yōu)缺點(diǎn)，所以都不能很好的滿足軟件無線電技術(shù)的需求。目前主流的基帶處理平臺設(shè)計(jì)中均采用了多種處理器的組合架構(gòu)來實(shí)現(xiàn)。本文即研究實(shí)現(xiàn)了基于FPGA+DSP架構(gòu)的基帶

2、數(shù)字信號處理平臺。
　　由于FPGA適合邏輯控制，而實(shí)現(xiàn)復(fù)雜的數(shù)字信號處理的能力遠(yuǎn)不如信號處理專用處理器DSP，DSP具有快速靈活的尋址方式等能力彌補(bǔ)了FPGA的不足，利用FPGA+DSP架構(gòu)構(gòu)建基帶數(shù)字信號處理平臺，充分結(jié)合了二者的優(yōu)點(diǎn)，使性能得到極大提升。而為實(shí)現(xiàn)FPGA與DSP之間的高速數(shù)據(jù)交換就需要選擇合適的高速接口，串行高速輸入輸出接口SRIO能夠很好地滿足系統(tǒng)互連的需求，最高理論數(shù)據(jù)傳輸速度高達(dá)20Gbps，同時(shí)具有數(shù)

3、據(jù)打包效率高、延遲小、硬件糾錯(cuò)能力、靈活易于擴(kuò)展等顯著優(yōu)點(diǎn)。同時(shí)，本文添加了AD和DA模塊，從而構(gòu)建了一個(gè)從前端數(shù)據(jù)采集到后端模擬恢復(fù)的完整的高速基帶數(shù)字信號處理平臺。
　　本文DSP處理器選用TI公司 Keystone架構(gòu)的8核處理器 TMS320C6678， FPGA處理器選用ALTERA公司的Stratix IV GX系列芯片EP4SGX70HF35C3，AD、DA則分別選用了TI公司的ADS4229和DAC3152。本文首