數(shù)字信號處理算法的FPGA高速實現(xiàn)研究.pdf

1、隨著近年來微電子技術的飛速發(fā)展，F(xiàn)PGA已經(jīng)越來越多的被應用到算法實現(xiàn)中去；但以軟件無線電為代表的算法發(fā)展遠快于硬件平臺，如何在資源、速度受限的系統(tǒng)上完成復雜算法的硬件實現(xiàn)依然是一個難題；而如何優(yōu)化算法的串行結構，使其可以較好的映射到FPGA上是解決復雜算法實現(xiàn)的關鍵一步，這也正是本文的著眼點。
　　依托項目的具體實現(xiàn)基礎，本文結合VLSI設計方法學，從結構方面對數(shù)字信號處理算法的硬件實現(xiàn)做了一個分類研究，以期尋找到限制算法運行速

2、度的瓶頸或消耗資源的熱點所在，并結合具體的方法對其進行優(yōu)化?？偟膩碚f，本文所做的工作可分為三步：首先，針對不同結構（無反饋、有反饋和特殊結構），引入合適的分析、優(yōu)化方法（迭代邊界、關鍵路徑、割集重定時、多項式并行和脈動陣列等），這些方法大都來自VLSI設計方法學；其次，利用這些方法對一些常用算法結構（FIR、信道均衡、分數(shù)時延、IIR、CRC、LMS和RLS等）進行優(yōu)化，并對比不同實現(xiàn)結構在資源、速度甚至性能上的差別，以此來驗證前面引入

3、方法的有效性；最后，反思這些方法的本質，并總結針對某種結構的常規(guī)優(yōu)化步驟和需要注意的問題等。
　　可以從兩個方面來看待本文的工作：其一為算法高速實現(xiàn)的方法學研究，這個方面主要是分類引入VLSI設計方法學中的一些概念和分析方法；其二為一些常用算法的高速實現(xiàn)研究，包括信道均衡、分數(shù)時延、CRC、LMS以及RLS等。總的來說，本文仔細研究和分類了一些設計方法，并針對幾個常用算法得到了一些優(yōu)化實現(xiàn)的結構，希望對今后的數(shù)字信號處理算法的FP