高速數(shù)字信號處理技術(shù)研究與實現(xiàn).pdf

1、數(shù)字信號處理是一發(fā)展極為迅速的科學技術(shù)領(lǐng)域。在20世紀60、70年代，它先后經(jīng)歷了數(shù)字濾波理論、信號的傅里葉變換、卷積和相關(guān)的快速計算的發(fā)展階段，其后受到計算機技術(shù)、微電子技術(shù)迅猛發(fā)展的促進，使數(shù)字信號處理技術(shù)發(fā)展推向了高潮。當前，采用大規(guī)模FPGA進行信號分析處理已經(jīng)成為現(xiàn)實，利用FPGA的豐富資源，采用“流水＋并行”的硬件結(jié)構(gòu)來實現(xiàn)運算量比較大信號處理算法，可以大大提高系統(tǒng)的數(shù)據(jù)吞吐量，以滿足實時信號處理的需求，同時降低硬件體系的體

2、積；采用通用的、能靈活運用的高速DSP處理器，可以實現(xiàn)后端數(shù)據(jù)融合和判別處理。
　　本論文主要有以下三方面的工作：
　?。?）通用高速信號處理硬件平臺的搭建。當前發(fā)展可重構(gòu)，可擴展的通用信號處理系統(tǒng)，將雷達信號處理模塊化，標準化，通用化已成為信號處理領(lǐng)域的必然趨勢。本文基于各種芯片的特點，設(shè)計出了PCI+DSP+FPGA為主體的通用信號處理模塊，為后續(xù)的算法實現(xiàn)提供了基礎(chǔ)。
　?。?）研究基于FPGA的數(shù)字正交混頻算法

3、的實現(xiàn)。重點介紹數(shù)字下變頻器原理、能夠降低運算工作量的多相濾波處理結(jié)構(gòu)和分布式算法，在保證正確性和盡可能快的處理速度的同時又考慮到了資源合理優(yōu)化，并且用VHDL語言編寫代碼，運用xilinx公司VertexⅡ xc2v1000器件實現(xiàn)了該流程，然后將設(shè)計下載到FPGA開發(fā)板上進行了硬件驗證。
　?。?）采用FPGA+DSP的模塊結(jié)構(gòu)實現(xiàn)基于短時傅立葉變換（STFT）的脈內(nèi)調(diào)制分析。本文所采取的方式是用FPGA完成信號的預(yù)處理與ST