基于FPGA+DSP的某監(jiān)控雷達(dá)信號處理器設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩53頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、監(jiān)控雷達(dá)系統(tǒng)的在新疆油田有積極的實用價值。本文以監(jiān)控雷達(dá)系統(tǒng)為應(yīng)用背景，設(shè)計了基于FPGA+DSP的信號處理器。
　　信號處理器方案設(shè)計:就硬件平臺的選擇，信號處理模塊組成，功能參數(shù)等問題進(jìn)行分析。針對這些問題，結(jié)合當(dāng)前的信號處理技術(shù)，提出了基于FPGA+DSP的系統(tǒng)的解決方案。重點(diǎn)研究了以下二個部分內(nèi)容:
　　1、信號處理器硬件平臺設(shè)計。通過對信號處理器開發(fā)設(shè)計的分析，設(shè)計了系統(tǒng)的硬件架構(gòu);針對硬件架構(gòu)的模塊組成，給出了各

2、個模塊的具體芯片選型、參數(shù)選擇、電路設(shè)計。
　　2、信號處理器軟件設(shè)計。通過信號處理器硬件平臺的深入分析，確定信號處理軟件的組成，功能分配，并分別在FPGA實現(xiàn)信號處理和DSP實現(xiàn)信號檢測和邏輯功能控制、通信，同樣給出了主要軟件模塊設(shè)計流程和源代碼。
　　基于以上的研究成果，完成信號處理器的調(diào)試，最后給出閉環(huán)測試和系統(tǒng)對接開環(huán)測試的試驗情況。在文章的末尾，對系統(tǒng)進(jìn)行了總結(jié)，指出系統(tǒng)的不足之處，提出了改進(jìn)的方法，并展望了今后的

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論