基于FPGA的SCI節(jié)點(diǎn)的研究與實(shí)現(xiàn).pdf

1、國(guó)家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡，本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對(duì)基于FPGA的SCI節(jié)點(diǎn)進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議和SCI節(jié)點(diǎn)模型。SCI協(xié)議是一種可支持高性能多處理器，一致性內(nèi)存共享，高度可擴(kuò)展的互聯(lián)標(biāo)準(zhǔn)；SCI節(jié)點(diǎn)模型包含發(fā)送和接收存儲(chǔ)器、旁路FIFO、地址解碼、多路

2、復(fù)合和高速串行通信接口等。接著詳細(xì)介紹利用FPGA上的資源如何在嵌入式開發(fā)工具EDK中實(shí)現(xiàn)SCI節(jié)點(diǎn)模型。利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA內(nèi)嵌的RoeketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；地址解碼和多路復(fù)合分別被實(shí)現(xiàn)在控制邏輯中；最后采用OPB-PCI橋接核實(shí)現(xiàn)了CPCI接口邏輯。 本課題采用SO

3、PC方案來實(shí)現(xiàn)FPGA邏輯設(shè)計(jì)。采用Verilog硬件描述語言實(shí)現(xiàn)旁路FIFO；采用VHDL硬件描述語言來實(shí)現(xiàn)Aurora鏈路層模塊。在Xilinx ISE中分別實(shí)現(xiàn)旁路FIFO和Aurora模塊的功能及時(shí)序仿真；最后在EDK中實(shí)現(xiàn)整體設(shè)計(jì)，下載到開發(fā)板上，并利用ChipSeope Pro虛擬邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。本課題設(shè)計(jì)完成的SCI接口在Windows 2000操作系統(tǒng)下在兩臺(tái)主機(jī)A和B間進(jìn)行通信，兩機(jī)A->B直接傳輸速率目前為