基于FPGA的CPU設(shè)計(jì)與實(shí)現(xiàn).pdf

1、高性能CPU 是國家技術(shù)實(shí)力的象征，擁有自主知識(shí)產(chǎn)權(quán)的CPU 對(duì)國家的經(jīng)濟(jì)、軍事及安全具有重要意義。正是基于這個(gè)原因，本人在深入了解CPU的工作原理和設(shè)計(jì)方法的基礎(chǔ)上，確定了具有一些常用指令的指令系統(tǒng)。并根據(jù)此系統(tǒng)設(shè)計(jì)了CPU的整體結(jié)構(gòu)，并劃分具體模塊進(jìn)行設(shè)計(jì)，最終完成了這款基于FPGA的16_RISC_CPU。
　　 論文主要比較RISC和CISC 兩種指令系統(tǒng)的特點(diǎn)和設(shè)計(jì)差別；介紹了流水線的概念以及由于流水線的引入而引起的沖

2、突以及沖突檢測方法。論文主要做的工作是制定本款CPU的指令系統(tǒng)和采用VHDL語言進(jìn)行硬件電路設(shè)計(jì)以及最終的仿真驗(yàn)證工作。指令系統(tǒng)的設(shè)計(jì)主要包括指令的定義，指令流水線和根據(jù)指令類型設(shè)計(jì)的幾種不同的數(shù)據(jù)通路。該指令系統(tǒng)包括各種常見的算術(shù)邏輯運(yùn)算指令，跳轉(zhuǎn)指令及存儲(chǔ)指令等。硬件電路的設(shè)計(jì)大部分采用VHDL語言進(jìn)行設(shè)計(jì)，并將整個(gè)CPU 分為取指、譯碼、執(zhí)行、訪存和回寫五個(gè)階段進(jìn)行設(shè)計(jì)，為每一個(gè)階段設(shè)計(jì)功能部件。并且為了協(xié)調(diào)各階段有序進(jìn)行還設(shè)計(jì)了

3、控制器和為解決流水線沖突問題而設(shè)計(jì)沖突檢測單元和數(shù)據(jù)前推單元等功能部件。
　　 仿真驗(yàn)證工作，本設(shè)計(jì)進(jìn)行了軟件仿真驗(yàn)證和物理驗(yàn)證。軟件仿真驗(yàn)證主要介紹功能仿真驗(yàn)證，由于時(shí)序仿真驗(yàn)證方式和功能仿真驗(yàn)證方法類似，所以時(shí)序仿真驗(yàn)證過程并沒介紹。仿真驗(yàn)證方法為首先分階段進(jìn)行各段的主要功能部件驗(yàn)證，然后到最后對(duì)CPU 整機(jī)進(jìn)行驗(yàn)證的方式。物理驗(yàn)證為將最終生成.sof 文件下載到DE2 開發(fā)板中進(jìn)行驗(yàn)證。最終的仿真驗(yàn)證結(jié)果表明，所設(shè)計(jì)的CP