版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、本課題受東南大學(xué)雨順電子技術(shù)有限公司委托研發(fā)。 科學(xué)技術(shù)的高度發(fā)展,導(dǎo)致了計(jì)算機(jī)的誕生及其迅速發(fā)展。在現(xiàn)代社會(huì)里,計(jì)算機(jī)的應(yīng)用范圍幾乎涉及到人類社會(huì)的所有領(lǐng)域,使得對(duì)計(jì)算機(jī)的研制與學(xué)習(xí)方興未艾,不斷深入。基于此,本課題在現(xiàn)有計(jì)算機(jī)內(nèi)部結(jié)構(gòu)基礎(chǔ)上,通過對(duì)系統(tǒng)三大模塊的軟硬件設(shè)計(jì),研制出了一臺(tái)計(jì)算機(jī)學(xué)習(xí)實(shí)驗(yàn)平臺(tái)。該平臺(tái)為用戶提供一種更直觀的方法學(xué)習(xí)計(jì)算機(jī)內(nèi)部結(jié)構(gòu),并且用戶可以根據(jù)需求設(shè)計(jì)自己的計(jì)算機(jī)模型,具有很好的實(shí)用性。
2、論文詳細(xì)地給出了一種采用FPGA技術(shù)的計(jì)算機(jī)模型機(jī)的設(shè)計(jì)方案以及仿真和實(shí)現(xiàn)過程。系統(tǒng)設(shè)計(jì)主要包含三大模塊: 1、計(jì)算機(jī)中央處理器模塊:采用了A1tera公司的FPGA芯片及其MAXPLUSII集成軟件設(shè)計(jì)了具有完整功能的CPIJ核; 2、數(shù)據(jù)存儲(chǔ)與傳輸模塊:一方面按照設(shè)計(jì)邏輯與CPU核建立數(shù)據(jù)通路,另一方面封裝RAM和ROM模塊,與上位機(jī)PC建立數(shù)據(jù)通路: 3、虛擬平臺(tái)模塊:采用VB技術(shù)按照CPU結(jié)構(gòu)設(shè)計(jì)了一個(gè)模
溫馨提示
- 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的雙核模型機(jī)CPU的設(shè)計(jì)與實(shí)現(xiàn).pdf
- CPU虛擬實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- CPU-FPGA可重構(gòu)虛擬平臺(tái)的研究與實(shí)現(xiàn).pdf
- 基于FPGA的CPU設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA開放CPU的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的8051CPU核的設(shè)計(jì).pdf
- 基于FPGA流水線CPU的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的SATA IP核設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的CPU的IP核設(shè)計(jì)與實(shí)現(xiàn)——針對(duì)EDA任務(wù)教學(xué)模型的實(shí)驗(yàn)系統(tǒng)的建設(shè).pdf
- 基于FPGA快速原型平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的3DDCT壓縮核設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的音頻開發(fā)平臺(tái)的設(shè)計(jì)及其SOPC實(shí)現(xiàn).pdf
- 基于網(wǎng)絡(luò)的虛擬實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA與多CPU電能質(zhì)量分析儀的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于UItraSPARC T2平臺(tái)Vxworks CPU虛擬化研究與實(shí)現(xiàn).pdf
- 基于FPGA的矩陣求逆IP核設(shè)計(jì)技術(shù)及其實(shí)驗(yàn)平臺(tái)設(shè)計(jì).pdf
- 基于FPGA的RFIC測(cè)控平臺(tái)軟件的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的MIPS_CPU的設(shè)計(jì).pdf
- 基于云平臺(tái)虛擬集群的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于CAN的虛擬測(cè)量平臺(tái)設(shè)計(jì)與實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論