基于統(tǒng)計(jì)學(xué)模型的納米級(jí)容錯(cuò)電路關(guān)鍵技術(shù)研究.pdf

1、隨著CMOS工藝的不斷進(jìn)步，器件的特征尺寸越來越小，目前，微電子行業(yè)正經(jīng)歷著從深亞微米電子技術(shù)到納米電子技術(shù)的轉(zhuǎn)變。隨著器件及其內(nèi)部連線寬度的進(jìn)一步減小，未來的納米電路中將會(huì)出現(xiàn)大量的信號(hào)錯(cuò)誤和結(jié)構(gòu)錯(cuò)誤，因此，電路的容錯(cuò)設(shè)計(jì)日益受到研究人員的關(guān)注，各種電路的容錯(cuò)方法也相繼提出。本論文以電路容錯(cuò)設(shè)計(jì)為研究對(duì)象，從基于馬爾可夫隨機(jī)場(chǎng)模型進(jìn)行門電路信號(hào)容錯(cuò)(抗噪聲干擾)設(shè)計(jì)、組合電路容錯(cuò)性能分析以及時(shí)序電路中時(shí)鐘的自恢復(fù)技術(shù)三個(gè)方面進(jìn)行研究。

2、 首先，對(duì)于深亞微米及納米電路中由于噪聲干擾而出現(xiàn)的大量信號(hào)出錯(cuò)問題，論文利用噪聲的隨機(jī)性和組合電路的馬爾可夫隨機(jī)場(chǎng)模型，設(shè)計(jì)了具有良好信號(hào)容錯(cuò)(抗噪聲干擾)能力的門電路，同時(shí)將馬爾可夫隨機(jī)場(chǎng)模型拓展到對(duì)復(fù)雜電路的設(shè)計(jì)，完成了一個(gè)8位進(jìn)位前瞻加法器的設(shè)計(jì)實(shí)例，指出其設(shè)計(jì)復(fù)雜度，并進(jìn)行了芯片的實(shí)際加工和測(cè)試，得到了良好的抗噪性能結(jié)果。測(cè)試結(jié)果表明，與傳統(tǒng)的8位進(jìn)位前瞻加法器相比，本文設(shè)計(jì)的基于馬爾可夫隨機(jī)場(chǎng)模型的加法器能夠提高24

3、.5dB的抗噪聲干擾能力。 其次，為了清楚地分析當(dāng)構(gòu)成組合電路的基本單元——門電路出現(xiàn)一定概率的錯(cuò)誤時(shí)整個(gè)電路的工作情況，本論文將組合電路的馬爾可夫隨機(jī)場(chǎng)模型和電路的概率轉(zhuǎn)移矩陣有效結(jié)合起來，進(jìn)一步完善組合電路的概率轉(zhuǎn)移矩陣?yán)碚?。利用該概率轉(zhuǎn)移矩陣，設(shè)計(jì)人員可以簡(jiǎn)單而有效的獲取電路中各個(gè)信號(hào)的轉(zhuǎn)換關(guān)系，以方便對(duì)電路行為的分析。同時(shí)，論文基于該概率轉(zhuǎn)移矩陣，提出了多種評(píng)判電路容錯(cuò)性能的方法，并結(jié)合實(shí)際電路進(jìn)行有效性驗(yàn)證。通過驗(yàn)證表

4、明，上述概率轉(zhuǎn)移矩陣及基于該矩陣評(píng)判組合電路容錯(cuò)性能的方法能夠能有效的反映電路的輸入輸出信號(hào)情況，可以作為輔助手段指導(dǎo)設(shè)計(jì)人員在實(shí)際電路完成之前，對(duì)電路的性能做提前分析，從而對(duì)電路進(jìn)行有效的容錯(cuò)設(shè)計(jì)；也可以作為CAD軟件的設(shè)計(jì)參考，最終使電路具有更加強(qiáng)大的容錯(cuò)能力和抗干擾性能。 最后，為了解決由于噪聲、串?dāng)_、芯片內(nèi)部結(jié)構(gòu)缺陷等原因引起的時(shí)鐘錯(cuò)誤問題，論文提出了一種基于時(shí)壓轉(zhuǎn)換的時(shí)鐘自恢復(fù)拓?fù)浣Y(jié)構(gòu)：利用時(shí)壓轉(zhuǎn)換，將難以比較(無參考