SiC材料及SiC基MOS器件理論研究.pdf_第1頁
已閱讀1頁,還剩102頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、SiC以其優(yōu)異的材料特性,在高溫、大功率和抗輻射器件電子學應用方面顯示出明顯的優(yōu)勢。另外,在化合物半導體中唯有SiC存在本征氧化物SiO2,因此SiC基MOSFET的研究引起高度關注和極大興趣。本文主要圍繞SiC材料和SiC基MOS器件開展了系列研究。 在p型SiC中雜質激發(fā)態(tài)的影響很大,但目前這方面的研究還很少。本文集中研究了激發(fā)態(tài)對雜質電離、n-MOSFET反型層電荷和MOS電容的影響。激發(fā)態(tài)的影響與溫度、摻雜濃度以及雜質能

2、級深度存在密切的關系。在雜質激發(fā)態(tài)的作用下,n-MOSFET的反型層電荷面密度降低,激發(fā)態(tài)主要影響亞閾值區(qū)。對于MOS電容的C-V特性曲線,其在平帶附近的Kink效應因激發(fā)態(tài)的影響而減弱,且曲線產生一小的平移。 在SiC中存在顯著的基態(tài)施主能級分裂現象,但目前的電子分布函數并不包含能級分裂因素。在本文中,通過引進基態(tài)施主分裂能級的平均能量增量和平均配分函數,得到了包含此因素的分布函數。并研究了在不同條件下基態(tài)施主能級分裂對雜質電

3、離、p-MOSFET反型層電荷和MOS電容的影響。在基態(tài)施主能級分裂的作用下,p-MOSFET的反型層電荷面密度降低,MOS電容C-V特性曲線平帶附近的Kink效應被減弱。 為了使電路設計師能夠充分利用SiC基MOSFET的優(yōu)勢,必須構建精確有效的器件集約模型(compact model)。在集約模型的構建過程中,高溫溝道電子遷移率模型的建立至關重要。本文在考慮到各種現有因素并引進新因素的條件下,建立了比較合理的高溫溝道遷移率模

4、型。同時,在這部分中提出了采用與溫度—閾值電壓實驗曲線擬合,來確定界面態(tài)參數和固定氧物電荷的新方法。 表面勢基MOSFET的集約模型中,表面勢的顯性表達式占有重要地位。目前已有的Si基MOSFET的表面勢顯性式,沒有考慮界面陷阱電荷并認為雜質完全電離,因此它不適用于SiC基MOSFET。本文在Si基MOSFET的表面勢顯性表達式的基礎上,并考慮到雜質不完全電離和界面態(tài)這兩種因素,推導出了適用于SiC基MOSFET的從積累到強反型

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論