單環(huán)Δ-Σ調制器在小數(shù)分頻頻率合成器中應用的研究.pdf

1、鎖相環(huán)(PLL)使得高穩(wěn)定度、高準確率的間接頻率合成成為現(xiàn)實,最常見的有整數(shù)分頻和小數(shù)分頻頻率合成,它們在通信系統(tǒng)中的應用非常廣泛。而在跳頻通信等系統(tǒng)中,小頻率間隔、短頻率轉換時間的矛盾,使傳統(tǒng)的整數(shù)分頻不能滿足這一要求,因此,人們提出了小數(shù)分頻的頻率合成器,解決短頻率轉換時間和小頻率間隔之間的矛盾,具有頻率分辨率高、轉換時間短、相位噪聲低等優(yōu)點。但小數(shù)分頻技術的引入,也有帶來了新的問題,即產生的雜散信號較為嚴重。為了減小因采用小數(shù)分頻

2、而產生的雜散,引入了多種消除小數(shù)分頻雜散的方法和技術。在這些技術當中,Δ-Σ調制器技術能夠得到任意小的精確的分辨率,而且其全數(shù)字的結構,在減小雜散時,幾乎不受外界因素變化的影響。
　　本論文主要研究了在小數(shù)分頻頻率合成器中消除雜散的單環(huán)Δ-Σ調制器技術,將過采樣與Δ-Σ調制器相結合,來減小小數(shù)分頻引起的參考雜散,進一步提高系統(tǒng)的性能。在單環(huán)結構中,單比特和多比特的方式使得Δ-Σ調制器具有不同于 MASH結構的性能,盡管理論上單環(huán)結