版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、分類號:工型生密級:UDC:絲!:i&學(xué)號:⑧東南大學(xué)碩士學(xué)位論文018lmCMOS高速低功耗分接器設(shè)計研究生姓名:疆像渲導(dǎo)師姓名:遏墼教授申請學(xué)位級別蘭堂殛論文提交日期2堂笙壘!縣旦學(xué)位授予單位苤直盤堂答辯委員會主席迸孌車學(xué)科專業(yè)名稱直路墨薹統(tǒng)論文答辯日期2竣璽Q且旦學(xué)位授予日期2塑生且旦評閱人監(jiān)料2006年03月ABSTRACTABSTRACTWiththerapiddevelopmentoftelecommunicationnet
2、workscomputernetworksandIntemet,itisurgenttobuildinformationhighwayOptic—fibercommunicationsystemsaretheprincipalandimportantpartsofmodemcommunicationforitsmeritssuchasgreatcapacitylongtransmitdistance,economizingenergys
3、ource,antiinterferenceandantiradiationereDemuitiplexer(DEMUX)isakeycircuitOptical—fibercommunicationsAsthebackendofoptic—fiberreceiverDEMUXdecomposesahigh—speeddatastreamtoseveraloriginallow—speeddatastreamsWiththesharpd
4、evelopmentofdeepsubmicronCMOStechnologynowadays,theminimumdimensionofMOSgatedecreasegraduallywhichleadstohighercharacteristicfrequencyNowmanyfoundriessupplyingsuchtechnologyareestablishedWiththeprominentadvantagesoflowco
5、standhighstabilitydeepsubmicronCMOStechnologyarcmoreandmorepopularinhighspeedhi曲performanceintegratedcircuitsresearchThispaperpresentsa0189mCMOSdemulfiplexerforSDHSTM64opticalreceiverThesystemisconstructedintreepartsincl
6、udingahighspeedl:2DEMUXcelltwolowspeed1:2DEMUXcellsdividerinputandoutputbuffersfordataandclockTorealizelowerpowerdissipationalatchstructurewi也acommon—gatetopologyandasingleclockphaseisutilizedinthehigh—speed1:2DEMUXcellw
7、hiledynamicCMOSlogicinthelow—speed1:2DEMUXcellMeasuredresultsat10Gb/sby2311pseudorandombitsequences(PRBS)viaonwafertestingindicatethatitCallworkproperlywiththepowerdissiFlationlessthan100mWwithl8VsupplyThedieareaoftheDEM
8、UXis065x075mtTl2FurtherresearchwasconductedaftersummarizingexperiencesinlastchipdesigningA20Gb/s1:2DEMUXwasfabricatedinTSMC018urIlCMOStechnology、Ⅳitll49GHzcharacteristicfrequencyPrimarymeasuredresultsshowexcellentperform
9、ance,correctlogicat20G/sinputdatarate,maxoperatingdatarateof22Gb/s,powerdissipationof108mW謝th18Vpowersupplymdieareais048059ram2Circuitdesign,layoutdrawing,tapeoutandmeasurementofthesetwochipsarepresentedprimarilyThendeta
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低功耗0.18μm高速14分接器設(shè)計
- 低功耗0.18μcmos工藝高速41復(fù)接器設(shè)計研究
- 基于0.18μmcmos工藝的高速低功耗eeprom關(guān)鍵電路設(shè)計
- 0.18μmcmos工藝低電壓超高速1:16分接器設(shè)計
- 0.18μmcmos20gbs1:4分接器設(shè)計
- 0.6μmcmos622mbs高速分接器設(shè)計
- 超高速0.18μmcmos復(fù)接器集成電路設(shè)計
- 超高速低功耗復(fù)接器設(shè)計研究.pdf
- 基于0.18μmcmos工藝的低電壓、低功耗、超高速集成電路設(shè)計
- 0.18μmcmos10gbs41復(fù)接器設(shè)計
- 全差分高速低功耗比較器設(shè)計.pdf
- 基于0.18μmcmos工藝的低功耗衛(wèi)星移動通信發(fā)射機芯片設(shè)計
- 0.18μmcmos高速數(shù)模轉(zhuǎn)換器的設(shè)計
- 基于0.18μmcmos工藝低功耗電荷泵鎖相環(huán)電路設(shè)計
- 0.35μmcmos工藝低電壓高速1:4分接器
- 高速低功耗比較器設(shè)計.pdf
- 0.18μmcmos超高速并行vcsel驅(qū)動器設(shè)計
- 0.18um低功耗串行eepromip設(shè)計
- 0.6μmcmos4:1高速復(fù)接器設(shè)計
- 12.5gbsserdes接收機系統(tǒng)以及高速低功耗分接器關(guān)鍵技術(shù)研究
評論
0/150
提交評論