高速低功耗CMOS分頻器實現(xiàn).pdf

1、近十年來，移動通信系統(tǒng)、全球定位系統(tǒng)、無線局域網(wǎng)等無線通信系統(tǒng)迅速發(fā)展，速度和功耗成為系統(tǒng)的重要性能指標，同時，為了降低系統(tǒng)成本，CMOS 工藝逐漸成為射頻集成電路的主流工藝。頻率綜合器是無線通信系統(tǒng)射頻集成電路中的重要模塊之一，其功耗和工作頻率主要由工作在系統(tǒng)最高頻率的振蕩器和其后的分頻器決定，這兩個電路模塊是頻率綜合器設計的難點。本文主要討論了高速低功耗CMOS 分頻器的設計。 高速數(shù)字分頻器功耗隨工作頻率線性增加，且極限工

2、作頻率較低，模擬的注入鎖定分頻器彌補了這些不足。這類模擬分頻器能夠工作在更高的頻率和更低的功耗，存在的問題是頻率鎖定范圍有限并且對電路偏置等比較敏感，通過引入反饋對電路進行改進，可使注入鎖定分頻器在系統(tǒng)中穩(wěn)定工作。 本文首先對注入鎖定分頻器模型進行分析，分別采用了相位圖和非線性模型分析方法，得出頻率鎖定范圍表達式；接下來使用CadenceSpectreRF 工具進行電路設計，采用CSM 0.18μm 工藝，分別設計了基于單端和雙

3、端環(huán)形振蕩及LC 振蕩器結構，工作頻率為5GHz、11GHz和24GHz的三種注入鎖定分頻器。為了增大頻率鎖定范圍和抑制輸入直流偏置影響，提出了通過引入反饋電阻來改善電路性能的方法，并設計了三種帶反饋的注入鎖定分頻器。最終對設計的部分電路實現(xiàn)流片。仿真結果表明，本文中設計的基于單端、雙端環(huán)形振蕩及LC 振蕩器電路能夠分別工作在5GHz、11GHz和24GHz，達到工作頻率高、功耗低的設計目標；對電路結構的改進達到了預期的增大頻率鎖定范圍