課程設計--數字頻率計

1、<p><b>　　目 錄</b></p><p>　　引 言- 1 -</p><p>　　摘 要- 1 -</p><p>　　第一章 設計要求- 1 -</p><p>　　1.1 整體功能要求- 1 -</p><p>　　1.2 技術指標及要求- 1 -

2、</p><p>　　第二章 整體方案設計- 1 -</p><p>　　2.1設計原理及原理框圖- 1 -</p><p>　　2.2 整體電路設計- 2 -</p><p>　　第三章 單元電路設計- 3 -</p><p>　　3.1 邏輯控制電路- 3 -</p><p>

3、　　3.2 鎖存器- 3 -</p><p>　　3.3 脈沖形成電路- 3 -</p><p>　　3.4 閘門電路- 4 -</p><p>　　3.5被測信號幅度擴展電路- 5 -</p><p>　　3.6 測量頻率范圍擴展電路- 5 -</p><p>　　3.7 整體電路圖- 6 -</p

4、><p>　　第四章 設計小結- 8 -</p><p>　　4.1 設計任務完成情況- 8 -</p><p>　　4.2 心得體會- 8 -</p><p>　　參考文獻- 8 -</p><p>　　附 錄- 8 -</p><p><b>　　引 言</

5、b></p><p>　　在電子技術中，頻率是最基本的參數之一，并且與許多電參量的測量方案、測量結果都有十分密切的關系，因此頻率的測量就顯得更為重要。測量頻率的辦法有多種，其中數字頻率計測量頻率具有精度高、使用方便，測量迅速，以及便于實現(xiàn)測量過程自動化等優(yōu)點，是頻率測量的重要手段之一。</p><p><b>　　摘 要</b></p><

6、p>　　數字頻率計是直接用十進制數字來顯示被測信號頻率的一種測量裝置。它不僅可以測量正弦波、方波、三角波和尖脈沖信號的頻率，而且還可以測量它們的周期。本課程設計介紹了簡易頻率計的設計方案及其基本原理，并著重介紹了頻率計各單元電路的設計思路，原理及仿真，整體電路的的工作原理，控制器件的工作情況。整個設計配以仿真電路圖和波形圖加以輔助說明，便于讀者理解頻率計的工作情況。設計共有三大組成部分：一是原理電路的設計，本部分詳細講解了電路的理

7、論實現(xiàn)，是關鍵部分；二是各單元電路的設計思路，原理及仿真，這部分是為了分析電路是否按理論那樣正常工作，便于理解。最后是對本次課程設計的總結。 </p><p><b>　　關鍵字</b></p><p>　　頻率計 555定時器 控制電路 譯碼顯示</p><p>　　第一章 設計要求</p><p>　　1.1

8、 整體功能要求</p><p>　　設計制作一個簡易頻率測量電路，用以測量正弦波、方波、三角波等周期信號的頻率值和周期并實現(xiàn)數碼顯示。</p><p>　　1.2 技術指標及要求</p><p>　　1.2.1 測量范圍：10Hz — 99.99KHz</p><p>　　1.2.2 測量精度：-10Hz — +10Hz</p>

9、<p>　　1.2.3 輸入信號：正弦波、方波、三角波等</p><p>　　1.2.4 輸入信號幅值：20mV — 5V</p><p>　　1.2.5 顯示方式：4位LED數碼</p><p>　　第二章 整體方案設計</p><p>　　2.1設計原理及原理框圖</p><p>　　數字頻率計是直

10、接用十進制數字來顯示被測信號頻率的一種測量裝置。它不僅可以測量正弦波、方波、三角波和尖脈沖信號的頻率，而且還可以測量它們的周期。</p><p>　　所謂“頻率”，就是周期性信號在單位時間（1s）內變化的次數。若在一定時間間隔T內測得這個周期性信號的重復變化次數N，則其頻率可表示為。因此，數字頻率計測頻率時的原理圖如圖2.1.1所示。其中脈沖形成電路的作用是將被測信號變成脈沖信號，其重復頻率等于被測頻率。時間基準

11、信號發(fā)生器提供標準的地間脈沖信號，若其周期為1s，則門控電路的輸出信號持續(xù)時間亦標準地等于1s。閘門電路由標準秒信號進行控制，當秒信號來到時，閘門開通，被測脈沖信號通過閘門送到計數譯碼器顯示電路。秒信號結束時閘門關閉，計數器停止計數。由于計數器計得的脈沖數N是在1秒時間內的累計數。所以被測頻率Hz。</p><p>　　圖2.1.1 數字頻率計原理框圖</p><p>　　2.2 整體電

12、路設計</p><p>　　如圖二所示，數字頻率計的工作過程是：被測信號經脈沖形成電路整形，變成如①所示脈沖波形，其周期與被測信號的周期相同。實際電路輸出標準時間信號②，設其高電平持續(xù)時間為1s，則計數器的計數時間就為1s，計數器計得的脈沖數N（如③所示）就是被測信號的頻率。邏輯控制單元的作用有兩個：其一，產生清零脈沖④，使計數器每次從零開始計數；其二,產生鎖存信號⑤，使顯示器上的數字穩(wěn)定不變。這些信號之間的時序

13、關系如圖二（b）所示。</p><p>　?。╝）數字頻率計的組成框圖 （b）工作時序波形</p><p>　　圖2.2.1 數字頻率計的工作過程</p><p>　　數字頻率計由時基電路、控制電路、閘門電路、計數鎖存電路、脈沖形成電路和譯碼顯示電路組成。</p><p>　　第三章 單元電路設計</p>

14、<p>　　3.1 邏輯控制電路</p><p>　　根據圖2.2.1（b）所示的時序波形，在標準時間信號②結束時所產生的負跳變作用來產生鎖存信號⑤，同時鎖存信號經過反相器又用來產生清零信號④，鎖存信號的脈沖寬度由本身電路的時間常數所決定。因此這兩個脈沖信號④和⑤可以由單穩(wěn)態(tài)觸發(fā)器產生，其電路圖如圖3.1.1所示。</p><p>　　設鎖存信號⑤的脈沖寬度tw=1.1RC。

15、若取R=1000kΩ，C=0.01μF，則tw=1.1RC=0.011s。</p><p><b>　　3.2 鎖存器</b></p><p>　　鎖存器的作用是將計數器在1s結束時的計數值進行鎖存，使顯示器上獲得穩(wěn)定的測量值。因為計數器在1s內要計成千上萬個輸入脈沖，若不加鎖存器，顯示器上的數字將隨計數器的輸出而變化，不便于讀數。如圖2.2.1所示，1s的計數時間結

16、束時，邏輯控制電路發(fā)出鎖存信號⑤，將計數器此時的值送譯碼顯示器，因此顯示器的數字是穩(wěn)定的。</p><p>　　選用8D鎖存器74LS273可以LEAR CL完成上述鎖存功能。74LS273的功能如表3.2.1所示。</p><p>　　當時鐘脈沖CP的正跳變來到時，鎖存器的輸出等于輸入，即Q=D。從而將4個十進制計數器即個位、十位、百位及千位的輸出值送到鎖存器的輸出端。正脈沖結束后，無論

17、輸入值D為何值，輸出端Q的狀態(tài)仍保持原來的狀態(tài)不變。所以在計數期間內，計數器的輸出不會送到譯碼顯示器。</p><p>　　表 表3.2.1 74LS273功能表 </p><p>　　圖3.1.1 控制電路</p><p>　　3.3 脈沖形成電路</p><p>　　脈形成電路的作用是將輸入的周期性信

18、號，如正弦波、三角波或者其他承周期性變化的波形變換成脈沖波，其周期不變。</p><p>　　其他波形變換成脈沖的電路有多種，如施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、比較器等，其中施密特觸發(fā)器的應用較多。采用集成電路555構成的施密特觸發(fā)器，電路如圖3.3.1（a）所示。</p><p>　　圖中R1與R2的作用是將被測信號進行電平移動。因為555構成的施密特觸發(fā)器的上觸發(fā)電平UT+=（2/3）Uc

19、c，下觸發(fā)電平UT-=（1/3）Ucc，如圖3.3.1（b）所示。</p><p>　?。╝）原理圖 （b）波形圖</p><p>　　圖3.3.1 脈沖形成電路</p><p>　　輸入信號的直流電平Uxo應滿足下列關系：（1/3）Ucc<Uxo<2/3Ucc。</p><p>　　輸入信號

20、的幅度Uxm與直流電平Uxo和回差△UT有關，一般來說，△UT越小，對輸入信號的幅度Uxm要求越小。如果需要減小回差，可以在555的控制端CO接入一個正電源電壓。如果去+Ucc=+5V,則回差△UT=1.67V。對于圖3.3.1（b）所示波形，若取Uxo=（1/3）Ucc+（1/2）△UT=2.5V，則輸入信號的幅度Uxm>（1/2）△UT=0.83V。為使Uxo=2.5V,對于圖3.3.1（a）所示電路，取R1=R2=10 kΩ

21、。</p><p>　　如Ux輸入一個頻率為60Hz的交流電源，則Uo的輸出波形如圖3.3.2（b）所示。</p><p>　?。╝）Ux的輸入波形</p><p>　　(b) Uc輸出波形</p><p>　　圖3.3.2 脈沖形成電路仿真波形</p><p><b>　　3.4 閘門電路</b&

22、gt;</p><p>　　如圖3.4.1所示，閘門電路的作用是控制計數器的輸入脈沖。當標準時間信號（1s正脈沖）來到時，閘門開通，被測信號的脈沖通過閘門進入計數器計數；標準時間脈沖結束時（為低電平時）閘門關閉，計數器無時鐘脈沖輸入。由此可見閘門電路的邏輯功能可以由一個與非門來完成，如圖3.4.1所示。</p><p>　　設標準時間為1s的脈沖是由定時器555構成的多謝振蕩器電路產生的（

23、當標準時間的精度要求較高時，應通過晶體振蕩器分頻獲得），若取振蕩器的頻率=1/(t1+ t1)=0.8Hz，則振蕩器的輸出波形如圖3.4.2所示，其中t1=1s，t2=0.25s。</p><p>　　利用式t1=0.7（R1+R2）C；t2=0.7R2C.若取電容C=10μF，則R2=35.7 kΩ,取標稱值為36 kΩ；R2=106.9 kΩ，取R1=107 kΩ。門電路的輸入輸出各點波形如圖3.4.2示。&

24、lt;/p><p>　　圖3.4.1 邊準脈沖產生與閘門電路 圖3.4.2 閘門電路各點波形</p><p>　　3.5被測信號幅度擴展電路 </p><p>　　采用圖3.5.1所示電路，可以擴展被測信號的幅度范圍。輸入信號Ux先經過限幅器，再經施密特觸發(fā)器整形。當輸入信號的幅度較小時，限幅器的二極管均截止，不起限幅作用。根據設計要求輸入信號的幅

25、值應該控制在20mV到5V的范圍內。</p><p>　　圖3.5.1 幅度范圍擴大電路</p><p>　　3.6 測量頻率范圍擴展電路</p><p>　　圖3.7.1所示的數字頻率計電路，其測量的最高頻率只能為9.999kHz,完成一次測量的時間約為1.25s。而根據設計要求測量頻率的范圍為10Hz到99.99KHz，所以還需增加頻率擴展電路。</p&

26、gt;<p>　　頻率范圍擴展電路如圖3.6.1所示，該電路可實現(xiàn)頻率量程的自動轉換。其工作原理是：當被測信號的頻率升高，千位計數器已滿，需要升量程時，計數器的最高位產生進位脈沖Q3，送到由74LS92與兩個D觸發(fā)器共同構成的進位脈沖采集電路。第一個D觸發(fā)器的1D端接高電平，當Q3的下跳沿來到時，74LS92的Q0端輸出高電平，則第一個D觸發(fā)器的1Q端產生進位脈沖并保持到清零脈沖到來。該進位脈沖使多路數據選擇器74LS15

27、1的地址計數器74LS90加1多路數據選擇器將選通下一路輸入信號，即上一次頻率的1/10的分頻信號，由于此時個位計數器的輸入脈沖的頻率是被測頻率的1/10，故要將顯示器的數乘以10才能得到被測頻率值，這可通過移動顯示器上小數點的位置來實現(xiàn)。如圖3.6.1所示，若被測信號不經過分頻（100輸出），顯示器上的最大值為9.999kHz，根據設計要求，經過101分頻后，顯示器上的最大值為99.99kHz，即小數點每向右移動一位，頻率的測量范圍擴

28、大10倍。</p><p>　　圖3.6.1 頻率范圍擴展電路</p><p><b>　　3.7 整體電路圖</b></p><p>　　圖3.7.1 數字頻率計整體邏輯電路圖</p><p>　　第四章 設計小結</p><p>　　4.1 設計任務完成情況</p><

29、p>　　通過為期兩周的課程設計，基本完成了本次設計的設計要求，剛開始設計的時候，由于控制電路這部分比較難，所以在連接電路的時候, 就會停下來設計控制電路，為了提高效率,在實際的操作中,線連接好時基電路，分頻電路測試通過后，再把顯示電路和計數電路連好，調節(jié)測試符合要求，最后做好控制電路的連接。最后完成的一塊電路板，它所實現(xiàn)的功能就是可以測試被測信號的頻率, 周期和脈寬。</p><p><b>　　

30、4.2 心得體會</b></p><p>　　次實習讓我們體味道到設計電路、連接電路、調測電路過程中的苦與樂，設計是我們將來必需的技能，這次實習恰恰給我們提供了一個應用自己所學知識的機會，從到圖書館及網上查找資料到對電路的設計、調試再到最后電路的成型，都對我們所學的知識進行了檢驗。在實習的中發(fā)現(xiàn)了以前所學數字電路、模擬電路的知識掌握不牢。同時在設計的過程中，遇到了一些以前沒有見到過的元件，但是通過查找

31、資料來學習這些元件的功能和使用。制作過程是考驗一個人耐心的過程，不能有絲毫的急躁、馬虎。</p><p><b>　　參考文獻</b></p><p>　　【1】謝自美 電子線路設計·實驗·測試 華中科技大學出版社 2006.8</p><p>　　【2】路 勇 電子電路實驗及仿真 清華大學出版社 2004.1&

32、lt;/p><p>　　【3】康華光 電子技術基礎數字部分 高等教育出版社 2000.6 </p><p><b>　　附 錄</b></p><p><b>　　1.555定時器</b></p><p><b>　?。?）電路結構</b></p>&l

33、t;p>　　555定時器的內部電路由分壓器、電壓比較器A1和A2、簡單SR鎖存器、放電三極管T以及緩沖器G組成，其內部結構圖如圖附圖1所示。三個5k歐姆的電阻串聯(lián)組成分壓器，為比較器A1、A2提供參考電壓。當控制電壓端（5）懸空時，比較器A1和A2的基準電壓分別為2/3Vcc和1/3Vcc。</p><p>　　6腳是比較器A1的信號輸入端，稱為閾值輸入端；2腳是比較器A2的信號輸入端，稱為觸發(fā)輸入端。如果

34、控制電源端（5）外接電壓v1，則比較器A1、A2的基準電壓就變?yōu)関1和v2/2.比較器A1、A2的輸出控制SR鎖存器和放電三極管T的狀態(tài)。</p><p>　　放電三極管T為外接電路提供放電通路，在使用定時器時，該三極管的集電極（7腳）一般都要外接上拉電阻。</p><p>　　4腳為直接復位輸入端，當輸入為低電平時，不管其他輸入端的狀態(tài)如何，輸出端3輸出都為低電平。</p>

35、<p>　　當v1>2/Vcc，v2>Vcc/3時，比較器A1輸出低電平，比較器A2輸出高電平，簡單SR鎖存器輸出端置0，放電三極管T導通，輸出端3為低電平。</p><p>　　附圖1 555定時器結構圖</p><p>　　當v1<2/3Vcc，v2<1/3Vcc時，比較器A1輸出高電平，A2輸出低電平，簡單SR鎖存器置1，放電三極管截止，輸出端輸

36、出高電平。</p><p>　　當v1<2/3Vcc，v2>1/3Vcc時，簡單SR鎖存器R=1，S=1，鎖存器狀態(tài)不變，電路保持原狀態(tài)不變。</p><p><b>　?。?）電路功能表</b></p><p>　　附表1 555定時器真值表</p><p>　　2. 74LS90計數器功能表</p