2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩19頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、<p><b>  .</b></p><p>  《數(shù)字電子技術(shù)》課程設(shè)計</p><p>  題目:基于FPGA的全自動洗衣機設(shè)計</p><p><b>  目 錄</b></p><p><b>  1 課題背景1</b></p><p

2、>  2 Quartus II軟件、FPGA硬件介紹2</p><p>  2.1 Quartus II軟件介紹2</p><p>  2.2 FPGA硬件介紹2</p><p>  3 全自動洗衣機的總體方案4</p><p><b>  3.1方案內(nèi)容4</b></p><p&

3、gt;<b>  3.2設(shè)計原理4</b></p><p><b>  3.3設(shè)計框架5</b></p><p>  4 全自動洗衣機各模塊解析6</p><p>  4.1 LED狀態(tài)燈模塊6</p><p>  4.1.1 LED狀態(tài)燈模塊流程圖6</p><

4、p>  4.1.2 LED狀態(tài)燈模塊仿真結(jié)果和分析6</p><p>  4.2 BCD譯碼器模塊7</p><p>  4.2.1 BCD譯碼器模塊流程圖7</p><p>  4.2.2 BCD譯碼器模塊仿真結(jié)果和分析7</p><p>  4.3 報警器模塊8</p><p>  4.3.

5、1報警器模塊流程圖和仿真8</p><p>  5 全自動洗衣機整體電路仿真10</p><p>  5.1 全自動洗衣機整體流程圖10</p><p>  5.2 全自動洗衣機整體仿真結(jié)果和分析10</p><p>  6 程序下載調(diào)試圖11</p><p>  7 設(shè)計總結(jié)13</p&g

6、t;<p><b>  參考文獻14</b></p><p><b>  附 錄15</b></p><p><b>  1 課題背景</b></p><p>  洗衣機是一種在家庭中不可缺少的家用電器,發(fā)展非???而全自動式洗衣機因使用方便更加得到大家的青睞,全自動即進水、洗滌

7、、漂洗、甩干等一系列過程自動完成,控制器通常設(shè)有幾種洗滌程序,對不同的衣物可選擇不同的洗滌方式。</p><p>  從古到今,洗衣服都是一項難于逃避的家務勞動,而在洗衣機出現(xiàn)以前,對于許多人而言,它并不像田園詩描繪的那樣充滿樂趣,手搓、棒擊、沖刷、甩打??這些不斷重復的簡單的體力勞動,留給人的感受常常是:辛苦勞累。1911年美國人又研制了世界上第一臺電動洗衣機。1920年美國的瑪依塔格公司又把洗衣機的木制桶改為

8、鋁制桶體,第二年又把鋁制桶體改為外層鑄鋁、內(nèi)層為銅板的雙層結(jié)構(gòu)。1936年,他們又將搪瓷用于洗衣機桶體。與此同時,世界各地也相繼出現(xiàn)了洗衣機。歐洲國家研究成功了噴流式洗衣機和滾筒式洗衣機[1]。 </p><p>  第二次世界大戰(zhàn)結(jié)束后,洗衣機得到了迅速的發(fā)展,研制出具有獨特風格的波輪式洗衣機。這種洗衣機由于其波輪安裝在洗衣桶底,又稱渦卷式洗衣機。</p><p>  全自動洗

9、衣機的發(fā)展首先表現(xiàn)在洗滌方式發(fā)生巨大變化。原先大多側(cè)重于水流的改變、動力的加大?,F(xiàn)在,超音波、電解水、臭氧和蒸汽洗滌的運用,使洗衣機的去污能力從單純依靠洗衣粉、洗滌劑的化學作用和強弱變化的水流機械作用,向更高層次的健康、環(huán)保洗滌方式轉(zhuǎn)變,特別是電解水、超音波技術(shù)在洗衣機行業(yè)的運用幾乎改變了洗衣機的歷史——洗衣不用或少用洗衣粉、洗滌劑,減少化學品對皮膚的損害和對環(huán)境的污染。電解水、臭氧、蒸汽的殺菌除味及消毒功能倍受青睞,引發(fā)了洗衣機消費健

10、康潮。另一變化就是高度自動化、智能化、人性化。從半自動、全自動到現(xiàn)在流行的人工智能、模糊控制,只需按一下按鈕一切搞定[2]。</p><p>  2 Quartus II軟件、FPGA硬件介紹</p><p>  2.1 Quartus II軟件介紹</p><p>  Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件,支持原理圖、VHDL

11、、VerilogHDL以及AHDL(Altera Hardware Description Language)等多種設(shè)計輸入形式,內(nèi)嵌自有的綜合器以及仿真器,可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。</p><p>  Quartus II可以在XP、Linux以及Unix上使用,除了可以使用Tcl腳本完成設(shè)計流程外,提供了完善的用戶圖形界面設(shè)計方式。具有運行速度快,界面統(tǒng)一,功能集中,易學易用等特點[

12、3]。</p><p>  Quartus II支持Altera的IP核,包含了LPM/MegaFunction宏功能模塊庫,使用戶可以充分利用成熟的模塊,簡化了設(shè)計的復雜性、加快了設(shè)計速度。對第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方EDA工具。</p><p>  此外,Quartus II 通過和DSP Builder工具與Matlab/Si

13、mulink相結(jié)合,可以方便地實現(xiàn)各種DSP應用系統(tǒng);支持Altera的片上可編程系統(tǒng)(SOPC)開發(fā),集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體,是一種綜合性的開發(fā)平臺[4]。</p><p>  Maxplus II 作為Altera的上一代PLD設(shè)計軟件,由于其出色的易用性而得到了廣泛的應用。目前Altera已經(jīng)停止了對MaxplusII的更新支持,Quartus II 

14、;與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera在Quartus II中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設(shè)計輔助工具,集成了SOPC和HardCopy設(shè)計流程,并且繼承了Maxplus II友好的圖形界面及簡便的使用方法。</p><p>  Altera Quartus II作為一種可編程邏輯的設(shè)計環(huán)境, 由于

15、其強大的設(shè)計能力和直觀易用的接口,越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎[5]。</p><p>  2.2 FPGA硬件介紹</p><p>  FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。</p><p>  它是作為專用集成電路(ASIC) 領(lǐng)域中的一種

16、半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。它是當今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺,其主要特點就是完全由用戶通過軟件進行配置和編程,從而完成某種特定的功能,且可以反復擦寫。在修改和升級時,不需額外地改變PCB 電路板,只是在計算機上修改和更新程序,使硬件設(shè)計工作成為軟件開發(fā)工作,縮短了系統(tǒng)設(shè)計的周期,提高了實現(xiàn)的靈活性并降低了成本,因此獲得了廣大硬件工程師的青睞。1984 年,在硅谷工作的Berni

17、e Vonderschmitt、Ross Freeman 和 Jim Barnett 共同構(gòu)建了一個設(shè)想,他們夢想創(chuàng)立一家不同于一般的公司。他們希望創(chuàng)建一家在整個新領(lǐng)域內(nèi)開發(fā)和推出先進技術(shù)的公司。并且,他們還希望以這種方式領(lǐng)導它:在這里工作的人們熱愛他們的工作、享受工作的樂趣,并對他們所從事的工作著迷。創(chuàng)造性地推出了“無晶圓半導體”公司的概念。2009 年2 月18 日,Ross Freeman 因他的這項發(fā)明--現(xiàn)場可編程門陣列 (F

18、PGA) 而榮登2009 美國發(fā)明家名人堂。Freeman 先生的發(fā)明是一</p><p><b>  3.1方案內(nèi)容</b></p><p>  設(shè)計一個電子定時器,控制洗衣機作如下運轉(zhuǎn):定時啟動正轉(zhuǎn)20秒暫停10秒反轉(zhuǎn)20秒暫停10秒定時未到回到“正轉(zhuǎn)20秒暫停10秒……”,定時到則停止;</p><p>  若定時到,則停機發(fā)出音響信號;

19、</p><p>  用兩個數(shù)碼管顯示洗滌的預置時間(分鐘數(shù)),按倒計時方式對洗滌過程作計時顯示,直到時間到停機;洗滌過程由“開始”信號開始;</p><p>  三只LED燈表示“正轉(zhuǎn)”、“反轉(zhuǎn)”、“暫?!比齻€狀態(tài)[7]。</p><p><b>  3.2設(shè)計原理</b></p><p>  洗衣機控制器的設(shè)計主要是

20、定時器的設(shè)計,由一片F(xiàn)PGA和外圍電路構(gòu)成了電器控制部分。FPGA接收按鍵的控制命令,控制洗衣機的工作狀態(tài)、并控制顯示工作時間以及設(shè)定直流電機正反轉(zhuǎn)控制、制動控制、起??刂坪瓦\動狀態(tài)控制(洗衣機洗滌過程如圖3.1所示)。對FPGA芯片的編程采用模塊化的VHDL (硬件描述語言)進行設(shè)計,設(shè)計分為三層實現(xiàn),頂層實現(xiàn)整個芯片的功能。頂層和中間層多數(shù)是由VHDL的元件例化語句實現(xiàn)。中間層由無刷直流電機控制、運行模式選擇、定時器、顯示控制、鍵盤

21、掃描以及對直流電機控制板進行速度設(shè)定、正反轉(zhuǎn)控制、啟??刂频饶K組成,它們分別調(diào)用底層模塊。用LED顯示正轉(zhuǎn)20秒,暫停10秒,反轉(zhuǎn)20秒,暫停10秒,60秒為一周期。因此此次設(shè)計的關(guān)鍵是計數(shù)器和定時器的設(shè)計。</p><p>  圖3.1設(shè)計框架4 全自動洗衣機各模塊解析</p><p>  4.1 LED狀態(tài)燈模塊</p><p>  由in_gei、in_s

22、hi輸入分別為定時器個位和十位的時間信號,gei和shi為輸出信號。此模塊是為了實現(xiàn)洗衣機能夠定時輸入的功能,保證洗衣機能夠正常運行。</p><p>  4.1.1 LED狀態(tài)燈模塊流程圖</p><p>  圖4.1LED狀態(tài)燈模塊</p><p>  Clk是狀態(tài)燈的時間信號;over是給燈模塊提供停止信號;deng是輸出端,deng[2..0]三個燈分別亮

23、時,說明洗衣機處于“正轉(zhuǎn)”、“暫?!?、“反轉(zhuǎn)”三個狀態(tài)。</p><p>  4.1.2 LED狀態(tài)燈模塊仿真結(jié)果和分析</p><p>  圖4.2 LED狀態(tài)燈模塊仿真圖</p><p>  從仿真圖上可以看到的我們給一個周期為20的時鐘信號,那么輸出上面的燈2代表的是正轉(zhuǎn).輸出上面的1代表的是暫停.輸出上面的0代表的是反轉(zhuǎn).那么隨著時鐘信號的輸入.燈的運轉(zhuǎn)的

24、模式正好就是正轉(zhuǎn)-暫停-反轉(zhuǎn)-暫停的模式。然后不斷的循環(huán)輸出.這正和我們設(shè)計的燈的輸出是一致的,也就證明了LED燈設(shè)計的成功。</p><p>  4.2 BCD譯碼器模塊流程圖</p><p>  Clk是分頻器的時間信號,cp是以一秒鐘為單位的60分頻輸出,提供給時間計數(shù)器的時間信號;wash_cp是6分頻輸出,提供狀態(tài)燈的狀態(tài)信號。 </p><p>  BC

25、D譯碼器模塊流程圖</p><p>  圖4.3BCD譯碼器模塊流程圖</p><p>  BCD是譯碼器的譯碼輸入,led7是輸出端口,接七段數(shù)碼顯示器。</p><p>  BCD譯碼器模塊仿真結(jié)果和分析</p><p>  圖4.4 BCD譯碼器模塊仿真圖</p><p>  正如圖上的一樣,我們給BCD輸入的為

26、0到15的輸入.那么我們可以從輸出上面可以看到.正如我們所給的0到9陽極的數(shù)碼管顯示的數(shù)字。比如輸入為0,那么輸出就是為0000001。正好在數(shù)碼管上能夠顯示0的數(shù)字。我們的是7位,并不是8位,缺少一個數(shù)碼管上的點的數(shù)字,但是并不影響數(shù)字的顯示。成功的輸出了0到9的數(shù)字。證明BCD譯碼器的波形仿真的成功。</p><p><b>  4.3報警器模塊</b></p><p

27、>  4.3.1 報警模塊流程圖和仿真</p><p>  圖4.5 報警器模塊流程圖</p><p>  當報警器的輸入cp=’1’時,輸出信號warm和輸入信號clk相同。</p><p>  圖4.6 報警器模塊仿真結(jié)果圖</p><p>  正如圖所示的一樣,我們給一個周期為20的時鐘信號.隨意給個CP高電頻。證明我們打開了開

28、關(guān)。那么輸出的報警器也正是和我們預計的一樣,給他時鐘信號。他能夠隨著時鐘信號而報警。因為這個是單獨的報警器的模塊。所以報警的信號和時鐘信號的反應成對應關(guān)系。證明了報警器模塊的波形的成功。</p><p>  5 全自動洗衣機整體電路仿真</p><p>  5.1 全自動洗衣機整體流程圖</p><p>  圖5.1 全自動洗衣機整體流程圖</p>

29、<p>  5.2 全自動洗衣機整體仿真結(jié)果和分析</p><p>  圖5.2 全自動洗衣機整體仿真結(jié)果圖</p><p>  6 程序下載調(diào)試圖</p><p>  如圖6.1.開發(fā)板顯示中看到數(shù)字就是程序成功的拷到了開發(fā)板上的時候的原始樣子</p><p><b>  圖6.1原始時間</b>&

30、lt;/p><p>  如圖6.2開發(fā)板顯示中看到的數(shù)字是任意設(shè)定一個時間.在0到60之間.如24</p><p>  圖6.2 任意設(shè)定一個時間</p><p>  如圖6.3 開發(fā)板顯示中數(shù)字是當時間減到18分鐘時候,暫停的燈亮起的時候</p><p><b>  圖6.3暫停燈亮</b></p><

31、p>  如圖6.4 開發(fā)板顯示中看到數(shù)字時的當時間減到18分鐘時候,正轉(zhuǎn)的燈亮起的時候</p><p><b>  圖6.4正轉(zhuǎn)燈亮</b></p><p>  如圖6.5 開發(fā)板顯示中看到數(shù)字是當時間減到18分鐘時候,反轉(zhuǎn)的燈亮起的時候</p><p><b>  圖6.5反轉(zhuǎn)燈亮</b></p>&

32、lt;p>  如圖6.5 開發(fā)板顯示中看到的數(shù)字是當時間減到0分鐘時候,報警的燈亮起的時候</p><p><b>  圖6.5報警器燈亮</b></p><p><b>  7 設(shè)計總結(jié)</b></p><p>  1、設(shè)計過程中遇到的問題及解決方法</p><p>  設(shè)計中第一個問題就

33、是如何實現(xiàn)設(shè)計要求,需要用什么器件實現(xiàn)所需功能。實現(xiàn)定時用減法計數(shù)器,實現(xiàn)正轉(zhuǎn),反轉(zhuǎn),暫停用譯碼電路,實現(xiàn)先使用數(shù)碼管。接著是仿真波形如何實現(xiàn),需設(shè)置合適的定時時間。硬件測試選用數(shù)碼管和LED燈,選擇模式6,實現(xiàn)定時和顯示工作狀態(tài)。</p><p><b>  2、設(shè)計體會</b></p><p>  課程設(shè)計是培養(yǎng)學生綜合運用所學知識,發(fā)現(xiàn),提出,分析和解決實際問題

34、,鍛煉實踐能力的重要環(huán)節(jié),是對學生實際工作能力的具體訓練和考察過程。</p><p>  回顧此次的數(shù)字電子技術(shù)課程設(shè)計,感慨很多,從選題到定稿,從理論到實踐,在這兩周里有苦有甜,苦多于甜,第一天我們想設(shè)計思路,選方案。第二天,我們編程序,在這個環(huán)節(jié)里不斷出錯,程序編譯出現(xiàn)很多錯誤,我和搭檔就仔細看程序,檢查程序,不斷修改才編譯成功,我們非常高興,但是接下來的功能仿真波形一直出錯,找不出原因,我們和同學仔細討論,

35、又查找錯誤,不斷修改,終于仿真成功。最后一步就是硬件測試,在此環(huán)節(jié)里也是不斷出現(xiàn)亂碼,但經(jīng)過認真反復檢查和不斷對程序調(diào)試,結(jié)果最終還是出來了。</p><p>  通過這次課程設(shè)計使我懂得了理論和實際相結(jié)合是很重要的,只有把理論和實際結(jié)合起來,從理論得出結(jié)論,才能真正弄懂知識。同時,在這次設(shè)計中我發(fā)現(xiàn)了自己的不足之處,對以前所學知識理解的不夠深刻,掌握的不夠牢固,通過這次設(shè)計之后,一定把以前學過的知識重新溫故。&

36、lt;/p><p>  這次設(shè)計能夠成功,多靠同學的幫助,老師的指導,在此,對給過我?guī)椭耐瑢W和老師表示衷心的感謝!</p><p><b>  3、對設(shè)計的建議</b></p><p>  希望在以后的學習中像這樣的設(shè)計能夠多進行,以提高我們的思考動手能力,與實踐結(jié)合的能力,也希望老師能夠給予更多的指導和幫助[8]。</p><

37、;p><b>  參考文獻</b></p><p>  [1] 譚會生,張昌凡。EDA技術(shù)及應用[M]。西安:西安電子科技大學出版社,2008:11-15。</p><p>  [2] 馬學條。 Quartus II在數(shù)字電路實驗中的應用[J]。北京大學學報,2009,第6期:2-3。</p><p>  [3] 焦素敏。EDA課程設(shè)

38、計指導書[M]。鄭州:河南工業(yè)大學,2008:75-89。</p><p>  [4] 黃繼業(yè),潘松。EDA技術(shù)實用教程[M]。北京:科學出版社,2012:124-136。</p><p>  [5] 王國棟,潘松等。VHDL實用教程[M]。成都:電子科技大學出版社,2011:24-32。</p><p>  [6] 張亦華,延明。數(shù)字電路EDA入門[M]。北京

39、:電子工業(yè)出版社,2008:46-54。</p><p>  [7] 夏宇聞。Verliog數(shù)字系統(tǒng)設(shè)計教程[M]。北京:航空航天大學出版社,2009:20-25。</p><p>  [8] 楊海鋼,孫嘉斌,王慰。 FPGA器件設(shè)計技術(shù)發(fā)展綜述[D]。北京:中國科學院電子學研究所,2010。</p><p><b>  附 錄</b>&

40、lt;/p><p>  LED狀態(tài)燈器模塊程序</p><p>  library ieee;</p><p>  use ieee.std_logic_1164.all;</p><p>  use ieee.std_logic_arith.all;</p><p>  use ieee.std_logic_unsign

41、ed.all;</p><p>  entity deng is</p><p><b>  port( </b></p><p>  clk :in std_logic;</p><p>  over :in std_logic;</p><p>  deng : out std_logic_v

42、ector(2 downto 0)</p><p><b>  );</b></p><p><b>  end deng;</b></p><p>  architecture di of deng is</p><p>  signal count : std_logic_vector(2 do

43、wnto 0);</p><p>  signal deng1 : std_logic_vector(2 downto 0);</p><p><b>  begin</b></p><p>  deng<=deng1;</p><p>  process(clk) is</p><p>&

44、lt;b>  begin</b></p><p>  if rising_edge(clk) then</p><p>  if count = "101" then</p><p>  count <= "000";</p><p>  else count <= cou

45、nt+1; </p><p><b>  end if;</b></p><p>  if count="000" then</p><p>  deng1<="100";</p><p>  elsif count="010" then</p&

46、gt;<p>  deng1<="010";</p><p>  elsif count="011" then</p><p>  deng1<="001";</p><p>  elsif count="101" then</p><p&g

47、t;  deng1<="010";</p><p>  end if; </p><p><b>  end if;</b></p><p>  if over='1' then</p><p>  deng1<="000";</p>

48、<p><b>  end if;</b></p><p>  end process;</p><p><b>  end di ;</b></p><p>  BCD譯碼器模塊程序</p><p>  library ieee;</p><p>  use i

49、eee.std_logic_1164.all;</p><p>  use ieee.std_logic_arith.all;</p><p>  use ieee.std_logic_unsigned.all;</p><p>  entity xian_time is</p><p><b>  Port(</b>&

50、lt;/p><p>  BCD:in std_logic_vector(3 downto 0 ); </p><p>  led7:out std_logic_vector(6 downto 0)</p><p><b>  ); </b></p><p>  end xian_time;</p><

51、;p>  architecture art of xian_time is</p><p><b>  begin</b></p><p>  process(BCD)</p><p><b>  begin</b></p><p>  case BCD is</p><p

52、>  when "0000" => led7<="0000001";--0</p><p>  when "0001" => led7<="1001111";--1</p><p>  when "0010" => led7<="00100

53、10";--2</p><p>  when "0011" => led7<="0000110";--3</p><p>  when "0100" => led7<="1001100";--4</p><p>  when "0101&quo

54、t; => led7<="0100100";--5</p><p>  when "0110" => led7<="0100000";--6</p><p>  when "0111" => led7<="0001111";--7</p>&

55、lt;p>  when "1000" => led7<="0000000";--8</p><p>  when "1001" => led7<="0000100";--9</p><p>  when others => led7<="1111111&quo

56、t;;</p><p><b>  end case;</b></p><p>  end process;</p><p><b>  end art;</b></p><p><b>  報警器模塊程序</b></p><p>  library i

57、eee;</p><p>  use ieee.std_logic_1164.all;</p><p>  use ieee.std_logic_unsigned.all;</p><p>  entity warming is</p><p><b>  port(</b></p><p>  

58、clk:in std_logic;</p><p>  cp: in std_logic;</p><p>  warn:out std_logic</p><p><b>  );</b></p><p>  end warming;</p><p>  Architecture art of

59、warming is</p><p><b>  begin </b></p><p>  process(clk)</p><p><b>  Begin</b></p><p>  If cp='1'then warn<=clk;</p><p> 

60、 Else warn<='0';</p><p><b>  end if;</b></p><p>  end process;</p><p><b>  end art;</b></p><p>  --c<='1';count<="

61、1001";</p><p>  else count <= count-1;</p><p><b>  c<='0';</b></p><p><b>  end if;</b></p><p><b>  end if;</b><

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論