數字電子技術chart-2組合邏輯電路

1、組合邏輯電路,第2章,主要內容,2.1 集成邏輯門2.2 常用的組合邏輯模塊2.3 組合邏輯電路的分析與設計2.4 組合邏輯電路中的競爭與冒險,各種集成邏輯門的特點、特性和參數；常用組合邏輯模塊的特點、應用；組合邏輯電路的分析和設計。,本章重點,2.1 集成邏輯門,,,SSI（100以下個等效門）,MSI（〈103個等效門）,LSI （〈104個等效門）,VLSI（>104個以上等效門）,門電路 (Gate Circui

2、t),指用以實現基本邏輯關系和常用復合邏輯關系的電子電路。是構成數字電路的基本單元之一。,一、門電路的作用和常用類型,按邏輯功能不同分,,,,按制造工藝不同分,,由雙極型三極管構成的邏輯門電路。,由 MOS 管構成的邏輯門電路。,按功能特點不同分,,二、高電平和低電平的含義,高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。,高電平信號是多大的信號？低電平信號又是多大的信號？,,由門電路種類等決定,三、獲得高、低電平的基本原理,圖中的開

3、關S可用二極管、雙極型三極管和MOS管實現。,2.1.1 雙極型邏輯門電路,TTL 電路（Transistor－Transistor Logic）。該類電路的輸入端與輸出端均采用三極管結構，故得名三極管－三極管邏輯電路，簡稱TTL 電路。 ECL 電路（Emitter Coupled Logic），即射極耦合邏輯電路。 HTL 電路（High Threshold Logic），即高閾值邏輯電路。 I2L 電路（Integr

4、ation Injection Logic），即集成注入邏輯電路。,1、雙極型三極管的結構,NPN型 PNP型,幾種常用的TTL門電路 —基礎知識：三極管的開關特性,,輸入特性,輸出特性,,,基本開關電路,幾種常用的TTL門電路 —基礎知識：三極管的開關特性,總之，三極管的 c-e 間相當于一個受 VI 控制的開關。,

5、幾種常用的TTL門電路 —基礎知識：三極管的開關特性,幾種常用的TTL門電路---與非門---基本原理,,1. 任一輸入為低電平（0.3V）時,1V,不足以讓T2、T5導通,T2、T5截止,uo=5-uR2-ube3-ube4?3.4V 高電平！,電位被鉗在2.1V,全反偏,?1V,2. 輸入全為高電平（3.4V）或全懸空時,T2、T5飽和導通,uo =0.3V輸出低電平,輸入懸空，相當于輸入“1”！,幾種常用的

6、TTL門電路---與非門---芯片,如：TTL門電路芯片（四2輸入與非門，型號74LS00 ),地GND,外形,電源VCC（+5V）,幾種常用的TTL門電路---主要特性及參數,1. 電壓傳輸特性,定義：輸入電壓VI與輸出電壓VO之間的關系曲線為電壓傳輸特性曲線，即 VO = f（VI）。,,,,,2. 輸入特性,輸入電流與輸入電壓之間的關系曲線，即II = f（VI）,幾種常用的TTL門電路---主要特性及參數,D1導通,輸入低電平,

7、輸入高電平,,與輸入特性相關的兩個參數：,（1）輸入低電平電流IIL——是指當門電路的輸入端接低電平時，從該輸入端流出的電流。（亦稱輸入短路電流）,前級驅動門導通時，IIL將灌入前級門，稱為灌電流負載。,幾種常用的TTL門電路---主要特性及參數,3K,（2）輸入高電平電流IIH——是指當門電路的輸入端接高電平時，從該輸入端流入的電流（很小）。（亦稱輸入漏電流）,拉電流負載,輸入有低電平,與輸入特性相關的兩個參數：,幾種常用的TTL門電

8、路---主要特性及參數,ROFF 稱關門電阻。RI < ROFF 時，相應輸入端相當于輸入低電平。對 STTL 系列，ROFF ? 700 ?。,RON 稱開門電阻。RI > RON 時，相應輸入端相當于輸入高電平。對STTL 系列，RON ? 2.1 k?。,3. 輸入負載特性,幾種常用的TTL門電路---主要特性及參數,[例] 下圖中，已知 ROFF ? 800 ?，RON ? 3 k?，試對應

9、輸入波形定性畫出TTL與非門的輸出波形。,解：波形如圖所示。,4. 輸出特性,(1)高電平輸出特性,輸出高電平特性曲線,幾種常用的TTL門電路---主要特性及參數,4. 輸出特性,(2)低電平輸出特性,輸出低電平等效電路,輸出低電平特性曲線,幾種常用的TTL門電路---主要特性及參數,輸入為高電平時的噪聲容限：輸入為低電平時的噪聲容限：,在保證輸出高、低電平基本不變的情況下，輸入電平的允許波動范圍稱為輸入端噪聲容限。噪聲容限越大，抗

10、干擾能力越強。,5. 噪聲容限電壓,幾種常用的TTL門電路---主要特性及參數,6. 扇出系數,幾種常用的TTL門電路---主要特性及參數,(1)當輸出為低電平時，設可驅動N1個非門，則有,,扇出系數— 一個門電路能驅動同類型門電路的個數。即表示門電路的帶負載能力。,6. 扇出系數,幾種常用的TTL門電路---主要特性及參數,(2)當輸出為高電平時，設可驅動N2個非門，則有,,則取N＝min｛ N1， N2},由于門電路無論輸出高電平還

11、是低電平時，均有一定的輸出電阻，故輸出電壓都要隨負載電流的改變而發(fā)生變化。這種變化越小，說明門電路帶負載的能力越強。,導通延遲時間 tPHL 截止延遲時間 tPLH 平均傳輸延遲時間 tpd,tPHL,tPLH,tpd 越小，則門電路開關速度越高，工作頻率越高。,7. 平均傳輸延遲時間,幾種常用的TTL門電路---主要特性及參數,幾種常用的TTL門電路---OC門,1,0,,該與非門輸出高電平，T5截止。,該與非門輸出低電平，

12、T5導通。,1、推拉式TTL門輸出端并聯(lián)問題,當將兩個TTL“與非”門輸出端直接并聯(lián)時：,+5V→R4→門1的T4→門2的T5產生一個很大的電流。,產生一個大電流，會因功耗過大損壞門器件；抬高門2輸出低電平。,推拉式TTL門輸出端不能直接并聯(lián)！,幾種常用的TTL門電路---OC門,2、OC門的結構,當輸入端全為高電平時，T2、T5導通，輸出F為低電平（0.3V）；,輸入端有一個為低電平時，T2、T5截止，輸出F高電平接近電源電壓VC（

13、5-30V ）。,完成“與非”邏輯功能！,OC門邏輯符號：,幾種常用的TTL門電路---OC門,3、OC門的應用---實現“線與”,兩個或多個 OC 門的輸出端直接相連，相當于將這些輸出信號相與，稱為“線與”。,工作原理：,當Y1、Y2有一個為低電平時，Y即為低電平；只有Y1、Y2同時為高電平時，Y才為高電平；即,幾種常用的TTL門電路---OC門,3、OC門的應用---實現“線與”,只有 OC 門才能實現線與！,,注意：OC門在使用時

14、必須外接上拉電阻和電源！,幾種常用的TTL門電路---OC門,OC門上拉電阻的計算:,（1）輸出高電平時,（2）輸出低電平時,幾種常用的TTL門電路---OC門,3、OC門的應用---做驅動電路,,[例] 下圖為用 OC 門驅動發(fā)光二極管 LED 的顯示電路。已知 LED 的正向導通壓降 UF = 2V，正向工作電流IF = 10 mA，為保證電路正常工作，試確定 RC 的值。,解：為保證電路正常工作，應滿足,因此，RC = 270 ?

15、,分析：該電路只有在 A、B 均為高電平，使輸出 uO 為低電平時，LED 才導通發(fā)光；否則 LED 中無電流流通，不發(fā)光。要使 LED 發(fā)光，應滿足 IRc = IF = 10 mA。,TTL 與非門有時需要驅動其他種類門電路，而不同種類門電路的高低電平標準不一樣。應用 OC 門就可以適應負載門對電平的要求。,OC 門的 UOL ? 0.3V，UOH ? VDD，正好符合 CMOS 電路 UI

16、H ? VDD，UIL ? 0的要求。,幾種常用的TTL門電路---OC門,3、OC門的應用---實現電平轉換,注：VDD的范圍是5-18V，當VDD=5V時，TTL門電路可直接驅動CMOS門電路！,幾種常用的TTL門電路---三態(tài)門（TSL）,1、三態(tài)門的結構,E— 控制端,幾種常用的TTL門電路---三態(tài)門（TSL）,2、三態(tài)門的工作原理,(1) 控制（使能）端E=0時的工作情況,幾種常用的TTL門電路---三態(tài)門（TSL）,2、

17、三態(tài)門的工作原理,(2) 控制（使能）端E=1時的工作情況,以上兩種情況表明該三態(tài)門為低電平有效！,功能表,3、三態(tài)門的符號及功能表,功能表,幾種常用的TTL門電路---三態(tài)門（TSL）,4、三態(tài)門的應用---單向總線,幾種常用的TTL門電路---三態(tài)門（TSL）,,,工作時，E1、E2、E3分時接入高電平。,,4、三態(tài)門的應用---雙向總線,幾種常用的TTL門電路---三態(tài)門（TSL）,VOL（max）；VOH（min） VI

18、L（max）； VIH（min） IIH──高電平輸入漏電流 IIL──低電平輸入短路電流 IOL（max）──灌電流 IOH（max）──拉電流 N──扇出系數,TTL門電路參數小結,TTL 集成門的類型很多,那么如何識別它們?各類型之間有何異同?如何選用合適的門?,,TTL 集成門小結---應用要點,1. 各系列 TTL 集成門的比較與選用,,用于民品,用于軍品,具有完全相同的電路結構，但 CT54 系

19、列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作。,按工作溫度和電源允許變化范圍不同分為,集成門的選用要點,(1)實際使用中的最高工作頻率 fm 應不大于邏輯門最高工作 頻率 fmax 的一半。,實物圖片,,雙列直插 14 引腳四 2 輸入與非門,2. TTL 集成邏輯門的使用要點,(1)電源電壓用 + 5 V，,74 系列應滿足 5 V ? 5% 。,(2)輸出端的連接,普通 TTL 門輸出端不允許直接并聯(lián)使用

20、。,三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時刻只能有一個門工作，其他門輸出處于高阻狀態(tài)。,集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源 VCC 之間應接負載電阻 RL。,輸出端不允許直接接電源 VCC 或直接接地。輸出電流應小于產品手冊上規(guī)定的最大值。,,,,,3. 多余輸入端的處理,與門和與非門的多余輸入端接邏輯 1 或者與有用輸入端并接。,接 VCC,通過 1 ~ 10 k? 電阻接 VCC,與有用輸入端并接,TTL 電路輸

21、入端懸空時相當于輸入高電平，做實驗時與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。,,或門和或非門的多余輸入端接邏輯 0或者與有用輸入端并接。,,2.1.2 CMOS邏輯門電路,PMOS 電路。由P 溝道MOS 管組成，工作速度較低，使用負電源，因而使用不方便。 NMOS 電路。由N 溝道MOS 管組成，工作速度較高，功耗較大，輸出阻抗高。 CMOS 電路。由N 溝道和P 溝道MOS 管共同組成。

22、輸入阻抗高，輸出阻抗低，功耗小，驅動能力強，集成度高，工作速度較低，應用較廣泛。 HCMOS 電路。高密度CMOS 電路，集成度高，功耗低，速度快。是當今集成電路的主要生產工藝。,與雙極型電路比較，CMOS電路的優(yōu)點是功耗低，缺點是開關速度稍低。在大規(guī)模集成電路中，主要采用CMOS電路。,MOS管的相關知識---N溝道MOS管的結構,溝道區(qū)域,絕緣層,MOS管的相關知識---N溝道MOS管的工作原理,VGS=0時，則D、S之間相當于

23、兩個PN結背向的串聯(lián)，D、S之間不通，iD＝0。,反型層（導電溝道）,當G、S間加上正電壓，且VGS>VGS(th)時（ VGS(th)被稱為MOS管的開啟電壓），柵極與襯底之間形成電場，吸引襯底中的電子到柵極下面的襯底表面，形成一個N型的反型層－－構成D、S之間的導電溝道。,由于VGS ＝0時，無導電溝道，在增強VGS 電壓后形成導電溝道，所以稱這類MOS管為增強型MOS管。,N溝道增強型MOS管具有以下特點：,當VGS>

24、; VGS(th) 時，管子導通，導通電阻很小，相當于開關閉合 。,當VGS< VGS(th) 時，管子截止， 截止電阻很大，D-S間相當于開關斷開；,同樣，對P溝道增強型MOS管來說：,當|VGS| > | VGS(th) |時，管子導通，導通電阻很小，相當于開關閉合。,MOS管的相關知識---N溝道MOS管的工作原理,當|VGS| < | VGS(th) |時，管子截止，D-S間相當于開關斷開；,,恒流區(qū),截止區(qū),

25、,,可變電阻區(qū),共源接法,輸出特性曲線,基本開關電路,MOS管的相關知識---N溝道MOS管的開關特性,電路圖,1、CMOS反相器的電路構成,幾種常用的CMOS門電路---CMOS反相器（非門）,PMOS管,NMOS管,思考：在該圖中，如何區(qū)分兩個管子的三個極？,一、CMOS反相器的工作原理,2、CMOS反相器的工作原理,令圖中T1和T2的開啟電壓分別為VGS(th)P 和VGS(th)N，同時令

26、 ，則,a、當 時，有,,,b、當 時，有,由以上分析可得：1、輸出與輸入之間的關系為邏輯非。2、電路中兩管子交替導通，故稱互補對稱式MOS電路，即CMOS電路。其功耗很小。,3、CMOS反相器的電壓傳輸特性,AB段：,,CMOS反相器和TTL反相器電壓傳輸特性的比較：,（a）CMOS反相器,（b）TTL反

27、相器,CMOS反相器轉折區(qū)的變化率大，所以更接近于理想開關。,4、CMOS反相器的電流傳輸特性,電流傳輸特性是反相器的漏極電流隨輸入電壓變化的曲線。也分為三段：,AB段：輸入低電平,T1管導通，T2截止，輸出漏極電流近似為零。,CD段：輸入高電平,T1管截止，T2導通，輸出漏極電流近似為零。,BC段：,T1、T2同時導通，有電流iD同時通過，且在VI＝VDD / 2附近處，漏極電流最大，故在使用時輸入電壓不應長時間工作在這段，以防由于功

28、耗過大而損壞。,5、CMOS反相器的輸入噪聲容限,結論： 可以通過提高VDD來提高噪聲容限。,在VI偏離VIH和VIL的一定范圍內，VO基本不變；在輸出變化允許范圍內，允許輸入的變化范圍稱為輸入噪聲容限。,不同VDD下的電壓傳輸特性,VNH和VNL隨VDD變化的曲線,低電平輸入噪聲容限,高電平輸入噪聲容限,二、 CMOS 反相器的靜態(tài)輸入和輸出特性,1、輸入特性,輸入特性是指從反相器的輸入端看進去的輸入電壓與輸入電流的關系。,,,

29、2、輸出特性,輸出特性是指從反相器的輸出端看進去的輸出電壓與輸出電流的關系。,反相器輸出低電平時的等效電路：,反相器的低電平輸出特性：,b.高電平輸出特性,2、輸出特性,輸出為高電平時的電路：,電流的實際方向與所設方向相反,高電平輸出特性也和管子的輸出特性有關，而且vGS越負，電壓下降的越?。,高電平時的輸出特性：,三、其他類型的CMOS門電路,與非門：,或非門：,1、與非門的工作原理,,,當A和B為高電平時:,0,1,1,當A和B有一

30、個或一個以上為低電平時:,電路輸出高電平,輸出低電平,? 電路實現“與非”邏輯功能,與非門的電路結構存在的缺點：,2、帶緩沖級的CMOS門電路,為了克服上述缺點，可在門電路的輸入、輸出端增設“緩沖器”。,緩沖器可由CMOS非門組成。,增加緩沖器后，電路的邏輯功能將改變：,3、漏極開路的門電路（OD門）,特點：可將輸出端并聯(lián)使用，實現“線與”或用作電平轉換、驅動器；使用時必須外接電阻和電源。,,4、三態(tài)輸出門（TS門）,（1）結構和

31、工作原理,（2）用途 1）單向總線 2）數據的雙向傳輸,,電路符號：,,5、CMOS傳輸門（雙向開關，模擬開關）,1．CMOS邏輯門電路的系列（1）基本的CMOS——4000系列。（2）高速的CMOS——HC系列。（3）與TTL兼容的高速CMOS——HCT系列。2．CMOS邏輯門電路主要參數的特點（1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。所以CMOS門電路的邏輯擺幅（即

32、高低電平之差）較大。（2）閾值電壓Vth約為VDD/2。（3）CMOS非門的關門電平VOFF為0.45VDD，開門電平VON為0.55VDD。因此，其高、低電平噪聲容限均達0.45VDD。（4）CMOS電路的功耗很小，一般小于1 mW/門；（5）因CMOS電路有極高的輸入阻抗，故其扇出系數很大，可達50。,四、CMOS門電路的系列及主要參數,（2）對于或非門及或門，多余輸入端應接低電平，比如直接接地；也可以與有用的輸入端并聯(lián)使用

33、。,CMOS門電路多余輸入端的處理：,（1）對于與非門及與門，多余輸入端應接高電平。如直接接電源正端，在前級驅動能力允許時，也可以與有用的輸入端并聯(lián)使用。,驅動門的VOH（min）≥負載門的VIH（min） 驅動門的VOL（max）≤負載門的VIL（max） 驅動門的IOH（max）≥負載門的IIH（總） 驅動門的IOL（max）≥負載門的IIL（總）,六、TTL門與CMOS門之間的接口問題,1、接口需滿足的條件,兩種不同類型的集

34、成電路相互連接，驅動門必須要為負載門提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件：,采用專用電平移動器40109,,,2、TTL門驅動CMOS門---電平匹配問題,采用三極管反相器作接口,,…,…,3、 CMOS 門驅動TTL門---增加驅動電流問題,采用專用器件作接口,,…,…,,,,,2,10,3、 CMOS 門驅動TTL門---增加驅動電流問題,集成邏輯門電路應用舉例,[例] 試改正下圖電路的錯誤，使其正常工作。,VD

35、D,,七、集成邏輯門電路的選用,根據電路工作要求和市場因素等綜合決定,若對功耗和抗干擾能力要求一般，可選用TTL電路。目前多用74LS系列，它的功耗較小，工作頻率一般可用至20MHz；如工作頻率較高，可選用 CT74ALS 系列，其工作頻率一般可至50MHz。,若要求功耗低、抗干擾能力強，則應選用CMOS 電路。其中CMOS4000系列一般用于工作頻率1MHz以下、驅動能力要求不高的場合；HCMOS 常用于工作頻率20 MHz以下、要求

36、較強驅動能力的場合。,應用集成門電路時，應注意：,,TTL電路只能用＋5 V(74系列允許誤差±5%)；CMOS4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V；CTMOS 系列用 4.5 ~ 5.5 V。一般情況下，CMOS 門多用 5 V，以便與 TTL 電路兼容。,(1)電源電壓的正確使用,(2)輸出端的連接,開路門的輸出端可并聯(lián)使用實現線與，還可用來驅動需要一定功率的負載。,三態(tài)輸出門的輸出端

37、也可并聯(lián)，用來實現總線結構，但三態(tài)輸出門必須分時使能。使用三態(tài)門時，需注意使能端的有效電平。,普通門(具有推拉式輸出結構)的輸出端不允許直接并聯(lián)實現線與。,,,,(3) 閑置輸入端的處理,(4)信號的正確使用,TTL 電路輸入端懸空時相當于輸入高電平，CMOS 電路多余輸入端不允許懸空。,CMOS電路多余輸入端與有用輸入端的并接僅適用于工作頻率很低的場合。,數字電路中的信號有高電平和低電平兩種取值，高電平和低電平為某規(guī)定范圍的電位值

38、，而非一固定值。門電路種類不同，高電平和低電平的允許范圍也不同。,或門和或非門,與門和與非門,多余輸入端接地或與有用輸入端并接,多余輸入端接正電源或與有用輸入端并接,UIL≤UOFFUIH≥UON,UIL≤USLUIH≥USH,通常,以保證有較大的噪聲容限,噪聲容限越大，則電路抗干擾能力越強。,UIL ? UOL ? 0 VUIH ? UOH ? VDD,UNL ? UNH ? VDD / 2 ，噪聲容限很大， 因此電路抗干擾能力

39、很強。,CMOS 傳輸門既可傳輸數字信號，也可傳輸模擬信號。,,當輸入端外接電阻 RI 時,RI ＜ ROFF 相當于輸入邏輯 0RI ＞ RON 相當于輸入邏輯 1,TTL 電 路,CMOS 電路,CMOS 門電路由于輸入電流為零，因此不存在開門電阻和關門電阻。,2.2 常用的組合邏輯模塊,加法器比較器編碼器譯碼器數據選擇器奇偶校驗電路,邏輯關系：Fi = fi (X1、X2、…、Xn) i =

40、(1、2、…、m),2.2 常用的組合邏輯模塊,輸入信號,輸出信號,特點：由邏輯門構成，任意時刻的輸出僅僅取決于該時刻的輸入，而與電路原來的狀態(tài)無關。,2.2.1 加法器,用途：加法器是構成計算機中算術運算電路的基本單元。,一、一位加法器,1、半加器,只能將兩個1位二進制數相加，不能將低位的進位信號納入計算的加法器稱為一位半加器。,真值表：,邏輯符號：,邏輯圖：,2、全加器,能將低位的進位信號納入計算的加法器稱為全加器。,真值表：,邏輯

41、符號：,邏輯圖：,1,0,0,1,1,1,0,1,1,1,1,例如做14+7的運算：,=（10101）2 = 16+4+1 =（21）10,0,1,1,1,0,,,(1110)2+(0111)2,0,,二、多位加法器,1、串行進位加法器,優(yōu)點：電路結構簡單。缺點：運算速度慢，只能用在對運算速度要求不高的場合中。,串行進位運算速度慢，用超前進位法可提高運算速度。,不級聯(lián)時,芯片74LS83的CI 端應接低電平。,常用4位超前進位加法器有

42、74LS83等。,2、超前進位加法器,三、加法器的應用,用一片74LS83把8421BCD碼轉換成余3碼。,解：余3碼 = 8421BCD + 0011,余 3 碼,8421BCD碼,,,,所以：如圖連接即可。,0 0 1 1 修正值,,例1：,1、真值表（設計一覽表）,,,,,,,,74LS83的輸入,74LS83的輸出,8421BCD,A3A2A1A0,修正值,B3B2B1B0,2421BCD,S3 S2 S1 S0,0

43、 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,0

44、 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 0 0 0,0 1 1 0,0 1 1 0,0 1 1 0,0 1 1 0,0 1 1 0,解：,用一片74LS83,附加必要的門電路將8421BCD碼轉換成2421BCD 碼。,例2：,3、修正電路輸出邏輯表達式,8421BCD碼,修正值,,,2421BCD碼,,,,,,,,,,,,,,,,,,,,,,,,2、

45、修正電路的設計,觀察修正值可知：,2.2.2 比較器,用途：用來比較兩個二進制數的大小。,一、一位比較器,真值表：,邏輯圖略,二、多位比較器,原理：從高位比起，只有高位相等，才比較下一位。,四位比較器74LS85：,四位比較器功能表,74LS85應用舉例: 8位數碼比較器(A= A7~A0 ,B=B7~B0）,2.2.3 編碼器,邏輯功能：把輸入的每一個高低電平（通常是具有特定含義的某種信息）變成對應的二進制代碼。,,任何時刻只能允許一

46、個信號輸入。,,允許多個信號同時輸入，但輸出信號則按優(yōu)先等級次序進行編碼輸出。,按編碼方式不同分類：,按輸入信號是否互相排斥分類：,一、 普通編碼器,3位二進制普通編碼器，也稱為8線－3線編碼器，其框圖如圖所示:,其輸出輸入的真值表為:,利用無關項化簡得到其輸出端邏輯式為：,特點：任何時刻只允許輸入一個編碼信號。,,邏輯圖,：隱含端,二、優(yōu)先編碼器（以2位二進制編碼器為例）,特點：允許輸入端同時有多個編碼信號，但電路只對優(yōu)先權較高的一個

47、進行編碼。,2. 輸出函數式,1、真值表,0 0 0 0,0 0 0 0,0 0 0 0,1 1,1,X,,0 0 0 0,0 0 0 0,1 1 1 1,0 0,1,X,,,輸出反碼。,要求：,,3 、邏輯符號,4 、功能表,1,X X X X,1,0,0,1 1 1 1,0,1,0,有“0”,反碼輸出,附加的功能端有：,0

48、 1 1 1 0,1 X X X X 1 1 1 1,0 1 1 1 1 1 1 0 1,0 0 X X X,0 1 0 X X,0 1 1 0 X,0 0 1 0,0 1 1 0,1 0 1

49、 0,1 1 1 0,1 1,1 1,1,1,注 意,1、連線圖,（1）片(1)工作時：,,片(2)不工作,,,（2）片(1)輸入全1不工作時：,,片(2)工作,,,可編出 111、110、101、100,可編出 011、010、001、000,2、工作原理,此時，,此時，,Z2=1,Z2=0,,四、常用集成編碼器,1、74LS148,2、74LS147,二—十進制優(yōu)先編碼器,0編碼有效

50、,輸出8421BCD反碼,10線—4線（實為9線—4線）,沒有 I0 端:,,8線—3線優(yōu)先編碼器,0編碼有效,輸出3位二進制反碼,74LS148,74LS147,由74LS148的內部結構可知，（設I7優(yōu)先權最高，…，I0優(yōu)先權最低）其輸出端的邏輯式為：,,74LS148,為了擴展電路的功能和使用的靈活性，在8線－3線優(yōu)先編碼器74LS148中附加了選通輸出端Y ?S和擴展端Y ?EX，且由其結構圖可知：,為0時，電路工作無編碼輸入

51、,為0時，電路工作有編碼輸入,74LS148的真值表（功能表）：,五、編碼器的應用 用74LS148編碼器監(jiān)視8個化學罐液面的報警編碼電路。罐中液面高度達到預定高度時，液面檢測傳感器便輸出一個0電平到編碼器的輸入端，編碼器輸出3位二進制代碼到微控制器。,當T0~T7中的任一個輸入有效（0電平）時，74LS148輸出三位的二進碼（A2A1A0），同時使GS輸出“0”，向8051申請中斷，8051由端口1讀入二進碼（A2A1

52、A0），進而發(fā)出控制指令。,譯碼是編碼的逆過程。,將表示特定意義信息的二進制代碼翻譯出來。,實現譯碼功能的電路,2.2.4 譯碼器,邏輯功能：將輸入的每個代碼分別譯成高電平（或低電平）。,一、 二進制譯碼器,1） 真值表,3） 邏輯圖,1、2位二進制譯碼器,2） 輸出表達式,當 時，譯碼器禁止，所有的輸出端均為0。,當 時，譯碼器工作；,,4）邏輯符號(2線—4線譯碼器),輸出0有效的2線—4線譯碼器可用

53、與非門構成，,輸出1有效,5）常用集成2線—4線譯碼器,74LS139： 雙2線—4線譯碼器,輸出0有效,74LS139,輸出邏輯表達式,,2、三位二進制譯碼器,邏輯符號（輸出0有效）：,它能將三位二進制數的每個代碼分別譯成低電平。,74LS138,譯碼器禁止時，所有輸出端都輸出無效電平,（高電平）。,在控制端有效的前提下，74LS138的8個輸出與三個地址端分別構成了以下的最小項關系：,3

54、、綜合,1）同理,四位二進制譯碼器為4線—16線譯碼器。,2）二進制譯碼器就是n線—2n線譯碼器，即n變量全部最小項的譯碼器。,4、譯碼器的功能擴展,例：試用兩片74LS138組成4線 – 16線譯碼器，將輸入的4位二進制代碼A3A2A1A0譯成16個獨立的低電平信號。,,A3,思考：若結合門電路，該題的實現方法有幾種？,二進制譯碼器的應用很廣，典型的應用有以下幾種：  ① 實現存儲系統(tǒng)的地址譯碼； 

55、 ② 實現邏輯函數；把原函數化為最小項之和形式；根據函數的變量數n，確定用n線—2n線譯碼器；所用譯碼器輸出1有效時，輸出端應附加或門； 所用譯碼器輸出0有效時，輸出端應附加與非門。 ③ 帶使能端的譯碼器可用作數據分配器或脈沖分配器。,5、譯碼器的應用,由于有 A、B、C 三個變量，故選用 3 線 - 8 線譯碼器。,,解：,(1) 根據邏輯函數選擇譯碼器,例1：試用譯碼器和門電路實現邏輯函數,選用 3 線 -

56、8 線譯碼器 CT74LS138， 并令 A2 = A，A1 = B，A0 = C。,(2) 將函數式變換為標準與 - 或式,(3)根據譯碼器的輸出有效電平確定需用的門電路,(4)畫連線圖,例2：試用譯碼器實現全加器。,解：,(1)分析設計要求，列出真值表,設被加數為 Ai ，加數為 Bi ，低位進位數為 Ci-1 。輸出本位和為 Si ，向高位的進位數為 Ci 。,列出全加器的真值表如下：,,(3)選擇譯碼器,選用 3 線 – 8

57、 線譯碼器 CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。,(2)根據真值表寫函數式,1,(4)根據譯碼器的輸出有效電平確定需用的門電路,(5)畫連線圖,例3：用2線—4線譯碼器作數據分配器,A1A0端：地址碼輸入端,1 0,1 1 1 1,1 0 1 1,1 0 1 1,1 1 1 1,,,,,,,0 0,0 1

58、,1 0,1 1,A1 A0,地址碼,輸出,1,0,1,0,例如：令地址碼A1A0=10,分配器的功能表,D,解：,二、二—十進制譯碼器,（以8421BCD碼的譯碼器為例）,2、結構：4線—10線，沒有片選端（即控制端）。,3、常用集成8421BCD碼譯碼器有74LS42，,1、功能：能將8421BCD碼譯成對應的高、低電平。,三、顯示譯碼器,將輸入的 BCD 碼譯成相應輸出信號，以驅動顯示器顯示出相應數字的電路。,1、數碼顯示譯

59、碼器的結構和功能示意,2、數碼顯示器簡介,數字設備中用得較多的為七段數碼顯示器，又稱數碼管。常用的有半導體數碼顯示器(LED)和液晶顯示器(LCD)等。它們由七段可發(fā)光的字段組合而成。,,1）七段半導體數碼顯示器(LED),顯示的數字形式,,VCC+5 V,串接限流電阻,a ~ g 和 DP 為低電平時才能點亮相應發(fā)光段。,a ~ g 和 DP 為高電平時才能點亮相應發(fā)光段。,共陽接法數碼顯示器需要配用輸出低電平有效的譯碼器。,共陰

60、接法數碼顯示器需要配用輸出高電平有效的譯碼器。,七段數碼管顯示譯碼器：,2）液晶顯示器(LCD),液晶顯示原理：無外加電場作用時，液晶分子排列整齊，入射的光線絕大部分被反射回來，液晶呈透明狀態(tài)，不顯示數字；在相應字段的電極上加電壓時，液晶中的導電正離子作定向運動，在運動過程中不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液晶對入射光產生散射而變成了暗灰色，于是顯示出相應的數字。外加電壓斷開后，液晶分子又將恢復到整齊排列狀態(tài)，字形隨之

61、消失。,,,LCD優(yōu)點： ?省電(功耗極小)！適用于便攜式儀表，如手機。LCD缺點： ?不自發(fā)光，亮度差； ?響應速度慢（10~200ms），不宜用于高速系統(tǒng)；,2.2.5 數據選擇器,邏輯功能: 根據地址碼的要求，從多路輸入信號中選擇其中一路輸出的電路。,輸入信號個數 N 與地址碼個數 n 的關系為 N = 2n常用 2 選 1、4 選 1、8 選 1和 16 選 1 等數據選擇器。,1. 4選1數據選擇器,

62、真值表,邏輯表達式,,地址變量,,輸入數據,,,由地址碼決定從４路輸入中選擇哪一路輸出。,2. 集成數據選擇器,集成雙4選1數據選擇器74LS153,集成8選1數據選擇器74LS151,,例1：試用8選1MUX實現邏輯函數：,解：首先求出F的最小項表達式。,當采用8選1 數據選擇器時，令A2=A，A1=B，A0=C，則由,D1=D2=D3=D4=D5=D7=1，D0=D6=0,3. 數據選擇器的應用,得,,邏輯圖,注意：因為函數F中

63、各最小項的標號是按A、B、C的權為4、2、1寫出的，因此A、B、C必須依次加到A2、A1、A0端。,例2：試用4選1MUX實現三變量函數,解：① 首先選擇地址輸入，令A1A0=AB，則多余輸入變量為C的某種形式，余函數Di=f(C)。 ② 確定余函數Di。 將F的表達式變換為與Y相應的形式，有：,連接圖略,2.3 組合邏輯電路的分析與設計,2.3.1 組合邏輯電路的分析,2.3.2 組合邏輯電路的設計,目標：分析已知

64、邏輯電路的功能,步驟：,輸出函數表達式,描述電路功能,已知組合邏輯電路,簡化函數,真值表,2.3.1 組合邏輯電路的分析,例1：試分析圖示邏輯電路的功能。,多數輸入變量為1，輸出F為1；多數輸入變量為0，輸出 F為0。 因此該電路為少數服從多數電路，稱表決電路。,（1）邏輯表達式,（2）真值表,,（3）判斷：,解：,,例2：分析下圖所示邏輯電路的功能。,解：,(1)寫出輸出邏輯函數式,,(3)分析邏輯功能,通過分析真值

65、表特點來說明功能。,A、B、C 三個輸入變量中，有奇數個 1時，輸出為 1，否則輸出為 0。因此，圖示電路為三位判奇電路，又稱奇校驗電路。,,步驟：,根據要求設計出實際邏輯電路,形式變換,,,根據設計所用芯片要求,選擇所需門電路,確定輸入、輸出、列出真值表,寫出表達式并化簡,,畫邏輯電路圖,,2.3.2 組合邏輯電路的設計,例1: 交通燈故障監(jiān)測邏輯電路的設計。,紅燈R黃燈Y綠燈G,單獨亮?正常,黃、綠同時亮?正常,其他情況?

66、不正常,,,,2、卡諾圖?化簡,3、寫最簡邏輯式,設：燈亮為“1”，不亮為“0”，正常為“0”，不正常為“1”。,4、用基本邏輯門構成邏輯電路,若要求用與非門構成該邏輯電路呢？,5、用與非門構成邏輯電路,解:(1) 輸血者的血型和受血者的血型圖：血型配合是輸人變量，兩者是否符合血型配合原則的結果為輸出變量F。按題意會有8個輸入變量。用P、Q兩個變量的4種組合表示輸血者血型，用R、S兩個變量的4種組合表示受血者血型，則用4個輸入

67、即可。,例2：人類有0、A、B和AB四種血型。輸血者與受血者必須符合一定的原則，完整的輸血者和受血者之間的血型配合關系如圖。試設計一血型關系檢測電路，以檢測血型關系是否匹配。,,(2)根據血型配合關系圖，當兩者符合血型配合原則，輸出變量少1，否則為0。見邏輯真值表。,2.4 組合邏輯電路中的競爭與冒險,2.4.1 邏輯競爭與冒險的概念,任何一種尖峰脈沖都是違背穩(wěn)態(tài)下邏輯關系的一種噪聲，應當避免；兩個輸入信號同時向相反的邏輯電平跳變的現

68、象稱為競爭；由于競爭而在電路輸出端可能產生尖峰脈沖的現象叫做競爭冒險（0型和1型）。,注意： 競爭是經常發(fā)生的，但不一定都會產生毛刺。如上頁圖中“虛線”A由0變1時也有競爭，卻未產生毛刺，所以競爭不一定造成危害。但一旦出現了毛刺，若下級負載對毛刺敏感，則毛刺將使負載電路發(fā)生誤動作。,2.4.2 邏輯冒險的識別,判斷一個組合邏輯電路是否存在競爭冒險，有兩種常用的方法：代數法和卡諾圖法。,,1. 代數法 在