雷達(dá)回波包絡(luò)延遲模擬技術(shù)綜述

1、文章編號(hào)：文章編號(hào)：1009811910098119（20062006）0500360305003603一種大動(dòng)態(tài)范圍高分辨率的脈沖延遲器設(shè)計(jì)一種大動(dòng)態(tài)范圍高分辨率的脈沖延遲器設(shè)計(jì)李浩李加琪吳嗣亮(北京理工大學(xué)電子工程系，北京100081)摘要采用數(shù)字方法和模擬方法，設(shè)計(jì)一種大動(dòng)態(tài)范圍、高分辨率的脈沖延遲器，可以實(shí)現(xiàn)連續(xù)變化的脈沖延遲控制。該系統(tǒng)已經(jīng)成功應(yīng)用于某型雷達(dá)回波模擬器中，也適合于其它需要對(duì)輸入脈沖延遲的場(chǎng)合，具有廣泛的實(shí)用性和

2、適用性。關(guān)鍵詞關(guān)鍵詞雷達(dá)模擬器，距離延遲，脈沖延遲ALargeLargeDynamicDynamicRangeRangeHighHighResolutionResolutionPulsePulseDelayDelayCircuitCircuitDesignDesignLiHaoLiJiaqiWuSiliang(Dept.ofElectronicEngineeringBeijingInstituteofTechnologyBeijing1

3、00081)AbstractAbstractInthispaperapulsedelaylinewithlargedynamicrangehighresolutionispresent.Notonlycanitbeusedtocontrolthedelayoftheradarsignalenvelopinradarsimulatbutalsoitcanbeusedinothersituationthatneedtocontrolthed

4、elayofthepulse.KeywdsKeywdsRadarsimulat，Distancedelay，Pulsedelay1引言雷達(dá)回波模擬器中，常常采用對(duì)雷達(dá)信號(hào)包絡(luò)進(jìn)行延遲的方法，實(shí)現(xiàn)距離延遲特性的模擬。脈沖延遲的方法可分為數(shù)字方法和模擬方法。數(shù)字方法采用計(jì)數(shù)器或存儲(chǔ)器實(shí)現(xiàn)延遲控制，其缺點(diǎn)是無法滿足高分辨率的要求；模擬方法采用專用的脈沖延遲器件實(shí)現(xiàn)延遲控制，其缺點(diǎn)是無法兼顧動(dòng)態(tài)范圍和分辨率的要求。本文提出的技術(shù)，綜合采用了數(shù)字

5、方法和模擬方法，可以實(shí)現(xiàn)大動(dòng)態(tài)范圍和高精度的脈沖延遲控制，并滿足延遲值連續(xù)變化的要求。2脈沖延遲的基本方法脈沖延遲的基本方法脈沖延遲的基本方法主要分為計(jì)數(shù)器法、存儲(chǔ)器法和數(shù)控延遲線法，以下分別對(duì)這些方法進(jìn)行詳細(xì)分析。（1）計(jì)數(shù)器法計(jì)數(shù)器法原理計(jì)數(shù)器法的核心是設(shè)計(jì)一個(gè)計(jì)數(shù)器，該計(jì)數(shù)器在輸入脈沖上升沿到達(dá)時(shí)清零，并開始計(jì)數(shù)，當(dāng)計(jì)數(shù)時(shí)間等于延遲時(shí)間時(shí)，輸出一個(gè)時(shí)鐘周期寬度的正脈沖后，停止計(jì)數(shù)，直到被下一個(gè)輸入脈沖上升沿清零。當(dāng)延遲時(shí)間大于脈沖

6、重復(fù)周期PRT時(shí)，需要采用多個(gè)計(jì)數(shù)器聯(lián)合計(jì)數(shù)。此時(shí)根據(jù)計(jì)數(shù)器之間的關(guān)系又可以分?為并聯(lián)和級(jí)聯(lián)兩種方法，其中并聯(lián)方法便于控制，因此本文只介紹并聯(lián)方法。一般來說，所需計(jì)數(shù)器的個(gè)數(shù)N和最大延遲時(shí)間，脈沖重復(fù)周期PRT之間應(yīng)該滿足max?以實(shí)現(xiàn)兩路FIFO無縫連接，完成輸入脈沖的延遲控制。性能相對(duì)于計(jì)數(shù)器法，存儲(chǔ)器法突出的優(yōu)點(diǎn)是只需增大存儲(chǔ)器容量，便可以實(shí)現(xiàn)大動(dòng)態(tài)范圍的延遲模擬。當(dāng)然，付出的代價(jià)是需要占用一定的存儲(chǔ)器資源。計(jì)算表明，這個(gè)代價(jià)是可

7、以接受的。例如，需要進(jìn)行最大距離50千米（對(duì)應(yīng)延遲時(shí)間333），分辨率1.5米（對(duì)應(yīng)延遲時(shí)間10ns）的距離延遲模擬時(shí)，可以計(jì)算出s?所需存儲(chǔ)器容量不到70kbit，目前很多FPGA提供的內(nèi)部存儲(chǔ)器完全可以滿足其容量要求。存儲(chǔ)器法的不足之處是分辨率仍然受限于時(shí)鐘頻率，不適合要求高分辨率的場(chǎng)合。（３）（３）數(shù)控延遲線法數(shù)控延遲線法原理采用數(shù)控延遲線，可以精確的實(shí)現(xiàn)脈沖延遲。以AnalogDevice公司的AD9501為例，其內(nèi)部結(jié)構(gòu)示意圖

8、如圖3所示，主要由觸發(fā)模塊、斜波發(fā)生器、數(shù)模轉(zhuǎn)換器（DAC）和比較器組成。正常情況下，比較器輸出低電平。當(dāng)輸入脈沖上升沿到達(dá)時(shí)，觸發(fā)斜波發(fā)生器開始工作，當(dāng)其輸出電壓低于DAC的輸出電壓時(shí)，比較器輸出翻轉(zhuǎn)為高電平，直到斜波發(fā)生器被復(fù)位，比較器輸出才恢復(fù)低電平。由此可見，通過數(shù)控輸入，改變DAC的輸出電壓，就可以控制輸出脈沖和輸入脈沖的相位關(guān)系，從而達(dá)到精確延遲的目的。通過復(fù)位信號(hào)，則可以控制輸出脈沖的寬度，這也是本文第四部分實(shí)現(xiàn)精確脈寬調(diào)

9、整的原理。單片AD9501延遲的最大值可由片外電阻、電容進(jìn)行設(shè)置，可在2.5ns～10內(nèi)選擇。實(shí)際延遲量max?s?則可通過8比特的數(shù)控輸入x進(jìn)行控制，有AD9501?（2）89501max2ADx????其分辨率為。因此如果使比較小，則可以達(dá)到很高的延遲分辨率（最高達(dá)10ps）。8max2?max?￠DAC圖3AD9501內(nèi)部結(jié)構(gòu)示意圖性能數(shù)控延遲線法的優(yōu)點(diǎn)是可以達(dá)到很高分辨率，缺點(diǎn)是分辨率和動(dòng)態(tài)范圍無法兼顧。如果要求很高的分辨率，就