第4章習題答案

1、習題1給出以下概念的解釋說明。隨機訪問存儲器(RomAccessMemyRAM)只讀存儲器（ReadOnlyMemyROM）靜態(tài)隨機訪問存儲器(StaticRAMSRAM)動態(tài)隨機訪問存儲器(DynamicRAMDRAM)刷新(Refresh)易失性存儲器(VolatileMemy)相聯(lián)存儲器(ContentAddressedMemyCAM)存取時間(AccessTime)存儲周期(MemyCycleTime)存儲帶寬(MemyBwid

2、th)片選信號(ChipSignal)地址引腳復用(AddressPinMultiplexing)行選通信號(RowAddressStrobe，RAS)列選通信號(ColumnAddressStrobeCAS)掩膜ROM（MaskROM）PROM(ProgrammableROM)EPROM(ErasablePROM)EEPROM(ElectricallyEPROM)閃存（FlashMemy）多模塊存儲器（MultiModuleMemy）

3、低位交叉編址(Lowderinterleaving)雙口RAM(DualPtRAM)高速緩存(Cache)程序訪問的局部化時間局部性(TempalLocality)空間局部性(SpatialLocality)命中率(HitRate)命中時間(HitTime)失靶率(MissRate)失靶損失(MissPenalty)主存塊(Block)Cache槽或Cache行(SlotLine)直接映射Cache(DirectMappedCache)

4、全相聯(lián)Cache(FullyAssociativeCache)組相聯(lián)Cache(SetAssociativeCache)多級Cache(MultilevelCache)數據Cache代碼Cache（指令Cache）分離式Cache(SplitCache)先進先出(FirstInFirstOut，FIFO)最近最少用(LeastRecentlyUsed，LRU)WriteThrough（寫直達、通過式寫、直寫）寫緩沖(WriteBuffe

5、r)WriteBack(寫回、回寫)虛擬存儲器(VirtualMemy)物理存儲器(PhysicalMemy)虛擬地址(Virtualaddress)虛頁號(VirtualPagenumber)頁內偏移量(Pageoffset)物理地址(Physicaladdress)頁框(Pageframe)物理頁號(Pageframe)地址變換(AddresstranslationMemymapping)重定位(Relocation)頁表(Page

6、table)頁表基址寄存器(Pagetablebaseregister)有效位(Validbit)修改位(ModifybitDirtybit)使用位(ReferencebitUsebit)訪問方式位(Accessbit)缺頁(Pagefault)交換(swapping)頁面調度(paging)按需頁面調度(Dempaging)LRU頁(LeastRecentlyUsedPage)快表(TranslationLookasideBuffer

7、TLB)分頁式虛擬存儲器(PagingVM)分段式虛擬存儲器(SegmentationVM)段頁式虛擬存儲器(PagedSegmentationVM)進程(Process)管理模式(SupervisMode)用戶模式(UserMode)系統(tǒng)調用(Systemcall)異常返回(Returnfromexception)存儲保護(Protection)2簡單回答下列問題。（1）計算機內部為何要采用層次化存儲體系結構？層次化存儲體系結構如何構

8、成？（2）SRAM芯片和DRAM芯片各有哪些特點？各自用在哪些場合？（3）CPU和主存之間有哪兩種通信方式？SDRAM芯片采用什么方式和CPU交換信息？（4）為什么在CPU和主存之間引入Cache能提高CPU訪存效率？（5）為什么說Cache對程序員來說是透明的？（6）什么是Cache映射的關聯(lián)度？關聯(lián)度與命中率、命中時間的關系各是什么？（7）為什么直接映射方式不需要考慮替換策略？（8）為什么要考慮Cache的一致性問題？讀操作時是否要

9、考慮Cache的一致性問題？Bank3:3、7、11、15、19…51…67如果給定的訪存地址在相鄰的四次訪問中出現在同一個如果給定的訪存地址在相鄰的四次訪問中出現在同一個Bank內，就會發(fā)生訪存沖突。所以：內，就會發(fā)生訪存沖突。所以：17和9、37和17、13和37、8和4、41和37發(fā)生沖突。發(fā)生沖突。8.現代計算機中，SRAM一般用于實現快速小容量的Cache，而DRAM用于實現慢速大容量的主存。以前超級計算機通常不提供Cache

10、，而是用SRAM來實現主存（如，Cray巨型機），請問：如果不考慮成本，你還這樣設計高性能計算機嗎？為什么？9.分別給出具有下列要求的程序或程序段的示例：1)對于數據的訪問，幾乎沒有時間局部性和空間局部性2)對于數據的訪問，有很好的時間局部性，但幾乎沒有空間局部性3)對于數據的訪問，有很好的空間局部性，但幾乎沒有時間局部性4)對于數據的訪問，空間局部性和時間局部性都好10.假定某機主存1GB，按字節(jié)編址。Cache的數據區(qū)（即不包括標記

11、、有效位等存儲區(qū)）有64KB，塊大小為128字節(jié)，采用直接映射和通過式寫方式。請問：1)主存地址如何劃分？要求說明每個字段的含義、位數和在主存地址中的位置。2)Cache的總容量為多少位？參考答案：參考答案：1)主存：主存地址位數為主存：主存地址位數為30位。位。Cache共64KB128B=256行。行。主存地址劃分為：高主存地址劃分為：高15位：標志；中間位：標志；中間8位：行索引（行號）；低位：行索引（行號）；低7位為塊內地址。位

12、為塊內地址。2)僅考慮有效位和標志位而不考慮替換算法等所需的控制位，僅考慮有效位和標志位而不考慮替換算法等所需的控制位，Cache總容量為：總容量為：256x(128x8151)位=260K位。位。11.假定某計算機的Cache共16行，開始為空，塊大小為1個字，采用直接映射方式。CPU執(zhí)行某程序時，依次訪問以下地址序列：2，3，11，16，21，13，64，48，19，11，3，22，4，27，6和11。要求：1)說明每次訪問是命中還

13、是缺失，試計算訪問上述地址序列的命中率。2)若Cache數據區(qū)容量不變，而塊大小改為4個字，則上述地址序列的命中情況又如何？參考答案參考答案1)Cache：直接映射，：直接映射，16=16塊x1字塊；主存：塊；主存：1字塊，所以：主存塊號塊，所以：主存塊號=字號字號映射公式為：映射公式為：Cache塊號塊號=字號字號mod16開始開始Cache為空，所以第一次都是為空，所以第一次都是miss22:miss33:miss1111:miss

14、160:miss215:miss1313:miss，640:miss、replace480:miss、replace，193:miss、replace，1111:hit33:miss、replace，226:miss44:miss，2711:miss、replace，66:miss、replace，1111:miss、replace只有一次命中！只有一次命中！2)Cache：直接映射，：直接映射，16=4塊x4字塊；主存：塊；主存：4字

15、塊，所以：主存塊號塊，所以：主存塊號=[字號字號4]映射公式為：映射公式為：Cache塊號塊號=主存塊號主存塊號mod4開始開始Cache為空，所以第一次都是為空，所以第一次都是miss200:miss300:hit1122:miss，1640:missreplace，2151、1333:miss64160、48120、1940:missreplace，1122:hit，300:miss、replace，2251:hit，411:mis