![](https://static.zsdocx.com/FlexPaper/FileRoot/2020-3/28/9/46ba0a59-42aa-41cb-8a50-ddedca618165/46ba0a59-42aa-41cb-8a50-ddedca618165pic.jpg)
![基于fpga的等精度頻率計(jì)設(shè)計(jì)_第1頁(yè)](https://static.zsdocx.com/FlexPaper/FileRoot/2020-3/28/9/46ba0a59-42aa-41cb-8a50-ddedca618165/46ba0a59-42aa-41cb-8a50-ddedca6181651.gif)
版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、哈爾濱工業(yè)大學(xué)(威海)本科畢業(yè)設(shè)計(jì)(論文)- I -摘 要摘要: 摘要:根據(jù)等精度測(cè)量的原則,提出了一種基于FPGA的等進(jìn)度數(shù)字頻率計(jì)設(shè)計(jì)方案。介紹了等精度的多周期同步測(cè)頻原理,并對(duì)其測(cè)量精度和特點(diǎn)同傳統(tǒng)測(cè)量方法進(jìn)行了對(duì)比分析,證明了多周期同步測(cè)頻方法的優(yōu)勢(shì)?;谥芰⒐旧a(chǎn)的 EasyFPGA030 開發(fā)板,在 Libero8.5 集成開發(fā)軟件環(huán)境下,采用硬件編程語(yǔ)言 VerilogHDL 編寫計(jì)數(shù)器模塊,除法器模塊,并且用 Sy
2、nplify 進(jìn)行綜合,ModelSim 進(jìn)行仿真并且給出它們的仿真結(jié)果,Designer 進(jìn)行布局布線,利用 FlashPro 和并口線下載到開發(fā)板上。利用AT89C51單片機(jī)與共陽(yáng)極LED數(shù)碼管對(duì)測(cè)量結(jié)果進(jìn)行動(dòng)態(tài)顯示。利用74LS244三態(tài)緩沖器和三極管對(duì)電流進(jìn)行放大,使得LED數(shù)碼管更亮。利用74LS14集成施密特觸發(fā)器的反相器進(jìn)行信號(hào)的整形。經(jīng)過(guò)仿真下載驗(yàn)證,能夠?qū)崿F(xiàn)等精度測(cè)頻功能,頻率測(cè)量范圍1Hz~1MHz,證明該設(shè)計(jì)方案切
3、實(shí)可。關(guān)鍵詞 關(guān)鍵詞:等精度;頻率測(cè)量;FPGA;VerilogHDL;Libero。哈爾濱工業(yè)大學(xué)(威海)本科畢業(yè)設(shè)計(jì)(論文)- III -目 錄摘 要...........................................................IAbstract........................................................II第 1 章 緒論.......
4、...............................................11.1 課題背景...................................................11.2 課題來(lái)源、目的和意義.......................................21.3 本文結(jié)構(gòu)..................................................
5、.3第 2 章 主要研究?jī)?nèi)容..............................................42.1 引言.......................................................42.2 數(shù)字頻率計(jì)主要技術(shù)指標(biāo)[4]...................................42.3 常用直接測(cè)頻的方法..............................
6、...........52.4 等精度頻率測(cè)量算法.........................................52.5 等精度測(cè)量誤差分析.........................................62.6 總體設(shè)計(jì)...................................................72.7 本章小結(jié)..............................
7、.....................7第 3 章 FPGA 設(shè)計(jì) .................................................93.1 引言.......................................................93.2 計(jì)數(shù)器模塊................................................113.2.1 分頻模塊...
8、...........................................123.2.2 預(yù)置閘門模塊..........................................133.2.3 實(shí)際閘門模塊..........................................133.2.4 計(jì)數(shù) Nx 模塊...........................................143.2.
9、5 計(jì)數(shù) Ns 模塊...........................................143.2.6 通信控制模塊..........................................153.2.7 計(jì)數(shù)器各模塊連接詳圖..................................153.3 除法器模塊................................................
10、163.3.1 除法控制器............................................173.3.2 除法運(yùn)算器............................................193.3.3 通信信號(hào)轉(zhuǎn)換模塊......................................213.3.4 除法器各模塊連接詳圖..................................
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于fpga的等精度頻率計(jì)設(shè)計(jì)
- 基于fpga的等精度頻率計(jì)設(shè)計(jì)
- 基于fpga的等精度頻率計(jì)的設(shè)計(jì)
- 基于fpga的等精度頻率計(jì)的設(shè)計(jì)
- 基于fpga的等精度頻率計(jì)設(shè)計(jì)與實(shí)現(xiàn)
- 畢業(yè)設(shè)計(jì)--基于fpga的等精度頻率計(jì)的設(shè)計(jì)
- 畢業(yè)論文--基于fpga的等精度頻率計(jì)的設(shè)計(jì)
- 等精度頻率計(jì)
- 基于fpga的高精度頻率計(jì)設(shè)計(jì)
- 畢業(yè)論文--基于fpga的等精度頻率計(jì)的設(shè)計(jì)
- 基于fpga的等精度數(shù)字頻率計(jì)設(shè)計(jì)
- 基于內(nèi)嵌cortex-m3內(nèi)核fpga的等精度頻率計(jì)設(shè)計(jì)
- 外文翻譯----等精度頻率計(jì)
- 基于單片機(jī)與fpga的等精度頻率計(jì)的設(shè)計(jì)與研究
- 基于fpga的等精度數(shù)字頻率計(jì)設(shè)計(jì)畢業(yè)論文設(shè)計(jì)
- 基于單片機(jī)的等精度頻率計(jì)設(shè)計(jì) (1)
- 基于fpga的verilog頻率計(jì)設(shè)計(jì)
- 基于fpga高精度數(shù)字頻率計(jì)設(shè)計(jì)
- 基于fpga的高精度數(shù)字頻率計(jì)設(shè)計(jì)
- 基于cpldfpga等精度數(shù)字頻率計(jì)的設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論