高速pcb的可靠性設(shè)計2

1、……………綜述與評論…………………………………………………………………………………………………………Printed Circuit Information 印制電路信息 2 0 0 5N o . 5 ? ? ?? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? Summarization 附近信號的能量也可能耦合到導體 （印制導線）的數(shù)字脈沖上并減慢其傳輸速度,這樣也會引起時間上的沖突和降低信號的完整性。另外,

2、數(shù)字脈沖的能量也有可能在導體終端不完全被吸收，并引起振蕩反射，從而導致多邏輯門限串擾?？傊_描述高速信號傳輸問題是很困難的。另外,在電路中引起某一現(xiàn)象往往是多個原因造成的。也就是說雖然某時在討論某個原因，但在實際的 P C B中始終存在各種因素的作用，并且這些因素還在不斷變化。要解決這些不可靠因素，必須在設(shè)計時進行細致的考慮，才能確保設(shè)計出的高速 P C B 板能夠可靠的進行工作。其中，最主要的考慮因素是電源線和鍍通孔的設(shè)計。2電

3、源線的設(shè)計2 . 1電源線的合理布局設(shè)計高速 P C B 板的關(guān)鍵之一，就是要盡可能的減小由于線路阻抗引起的壓降和高頻電磁場轉(zhuǎn)換而引入的各種噪聲。通常用兩種方法來解決上述問題：一是電源總線技術(shù)，另一種方法就是采用一個單獨的電源層進行供電。后者在很大程度上緩解了壓降和噪聲的問題， 但考慮到多層 P C B 的工藝復(fù)雜，昂貴的費用和較長的制作周期，一般設(shè)計者們更喜歡采用前者，因而有必要對電源總線的合理布線進???????????CAM &

4、amp; CAD?C A M與C A D…………………綜述與評論…………………………………………………………………………………………………………Printed Circuit Information 印制電路信息 2 0 0 5N o . 5 ? ? ?? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? Summarization & Comment ??? ? ?19信號上疊加了一個幾百毫伏的

5、噪聲，再經(jīng)過多級放大后，那么很有可能引起信號門限電平的誤判而使這個電路工作在錯誤的狀態(tài)之下。所以從理論上來說要將數(shù)字地和模擬地分開，以降低電源對噪聲的耦合作用。在實際的設(shè)計中，通常把電源通過兩個µH 的電感引出分別作為模擬電壓和數(shù)字電壓，同時在電源的地端用一個零歐姆的電阻分別引出作為模擬地和數(shù)字地。3鍍通孔設(shè)計鍍通孔是多層 P C B 設(shè)計中的一個重要因素，一個鍍通孔主要由三部分組成， 一是孔；二是孔周圍的焊盤區(qū)；三是 P O

6、 W E R 層隔離區(qū)。鍍通孔的工藝過程是在鍍通孔的孔壁圓柱面上用化學沉積的方法鍍上一層金屬， 用以連通中間各層需要連通的銅箔， 而鍍通孔的上下兩面做成普通的焊盤形狀，可直接與上下兩面的線路相通， 也可不連。 鍍通孔可以起到電氣連接、固定或定位器件的作用。3 . 1鍍通孔對地寄生電容鍍通孔本身存在著對地的寄生電容。若鍍通孔在鋪地層上的隔離孔直徑為D 2 m i l ， 鍍通孔焊盤的直徑為 m i l ，P C B 的厚度為 D 1m i

7、 l ，板基材介電常數(shù)為 ε，則鍍通孔的寄生電容大小近似于：C=1 . 4 1 εD 1 / （D 2 - D 1 ）鍍通孔的寄生電容會給電路造成的主要影響是延長了信號的上升時間，降低了電路的速度，電容值越小則影響越小。3 . 2鍍通孔的寄生電感鍍通孔本身就存在寄生電感。在高速數(shù)字電路的設(shè)計中，鍍通孔的寄生電感帶來的危害往往大于寄生電容的影響。鍍通孔的寄生串聯(lián)電感會削弱旁路電容的作用，減弱整個電源系統(tǒng)的濾波效用。若L 指鍍通孔的電感,

8、單位為 n H ，h 是鍍通孔的長度，單位為m i l ， d 是中心鉆孔的直徑， 單位為m i l ， 鍍通孔的寄生電感近似于：L=5 . 0 8 h[I n( 4 h / d )+ 1]從式中可以看出， 鍍通孔的直徑對電感的影響較小，而對電感影響最大的是鍍通孔的長度。3 . 3高速 P C B 中的鍍通孔設(shè)計通過上面對鍍通孔寄生特性的分析，我們可以看到，在高速 P C B 設(shè)計中，看似簡單的鍍通孔往往也會給電路的設(shè)計帶來很大的負面效

9、應(yīng)。為了減小鍍通孔的寄生效應(yīng)帶來的不利影響，在設(shè)計中可以盡量做到：（1 ）選擇合理的鍍通孔尺寸。 對于多層一般密度的 P C B 設(shè)計來說，選用 0 . 2 5m m ／ 0 . 5 1m m ／ 0 . 9 1m m （鉆孔／焊盤／ P O W E R 隔離區(qū)）的鍍通孔較好；對于一些高密度的 P C B 也可以使用 0 . 2 0m m ／ 0 . 4 6m m ／ 0 . 8 6m m 的鍍通孔，也可以嘗試非穿導孔（盲孔和埋孔） ；

10、對于電源或地線的鍍通孔則可以考慮使用較大尺寸，以減小阻抗；（2 ） P C B 上的信號走線盡量不換層，也就是說盡量減少鍍通孔；（3 ）使用較薄的P C B 有利于減小鍍通孔的兩種寄生參數(shù)；（4 ）電源和地的管腳要就近做鍍通孔， 鍍通孔和管腳之間的引線越短越好，因為引線會導致電感的增加。同時電源和地的引線要盡可能粗，以減少阻抗；（5 ）在信號換層的鍍通孔附近放置一些接地鍍通孔，以便為信號提供短距離回路。當然，在設(shè)計時還需具體問題具體分

11、析，從成本和信號質(zhì)量兩方面綜合考慮。在高速 P C B 設(shè)計時，設(shè)計者總是希望鍍通孔越小越好，這樣板上可以留有更多的布線空間。此外，鍍通孔越小，其自身的寄生電容也越小，更適合用于高速電路。4結(jié)束語高速 P C B 設(shè)計是一項工程性很強技術(shù)復(fù)雜的設(shè)計技術(shù),它要求設(shè)計者不僅要有扎實的電路理論知識,而且還要有豐富的實際設(shè)計經(jīng)驗。而電源布線和鍍通孔設(shè)計又是其中的難點和重點，需要很長時間的工程積累才能掌握。參考文獻[ 1 ] 錢振字．產(chǎn)品的電磁兼

12、容性設(shè)計（連載） [ D B ／ O L ] ．w w w . 2 1 i c . c o m2 0 0 0[ 2 ] 宋萬杰．C P L D 技術(shù)及其應(yīng)用[ M ] ．西安：西安電子科技大學出版社,1 9 9 7[ 3 ] 王幸之．單片機系統(tǒng)抗干擾設(shè)計[ M ] . 北京：北京航空航天大學出版社,2 0 0 0[ 4 ] 曾 峰，侯亞寧，曾凡雨．印制電路板（P C B ）設(shè)計與制作[ M ] ．北京：電子工業(yè)出版杜，2 0 0 2 ：

13、8 5 ~ 1 0 7[ 5 ] P C B過孔技術(shù)概述，中國 P C B技術(shù)網(wǎng)，h t t p : / /t e c h . s m t . c n / T e c h _ 5 8 7 4 - 1 . h t m l[ 6 ] P C B 過孔. 世紀開發(fā)網(wǎng)， h t t p : / / w w w . 2 1 h f . c o m / a s p / w z /2 0 0 4 - 4 / 2 0 0 4 4 2 0 1 5 2 9