高速pcb的可靠性設(shè)計(jì)2

1、……………綜述與評(píng)論…………………………………………………………………………………………………………Printed Circuit Information 印制電路信息 2 0 0 5N o . 5 ? ? ?? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? Summarization 附近信號(hào)的能量也可能耦合到導(dǎo)體 （印制導(dǎo)線）的數(shù)字脈沖上并減慢其傳輸速度,這樣也會(huì)引起時(shí)間上的沖突和降低信號(hào)的完整性。另外,

2、數(shù)字脈沖的能量也有可能在導(dǎo)體終端不完全被吸收，并引起振蕩反射，從而導(dǎo)致多邏輯門(mén)限串?dāng)_?？傊_描述高速信號(hào)傳輸問(wèn)題是很困難的。另外,在電路中引起某一現(xiàn)象往往是多個(gè)原因造成的。也就是說(shuō)雖然某時(shí)在討論某個(gè)原因，但在實(shí)際的 P C B中始終存在各種因素的作用，并且這些因素還在不斷變化。要解決這些不可靠因素，必須在設(shè)計(jì)時(shí)進(jìn)行細(xì)致的考慮，才能確保設(shè)計(jì)出的高速 P C B 板能夠可靠的進(jìn)行工作。其中，最主要的考慮因素是電源線和鍍通孔的設(shè)計(jì)。2電

3、源線的設(shè)計(jì)2 . 1電源線的合理布局設(shè)計(jì)高速 P C B 板的關(guān)鍵之一，就是要盡可能的減小由于線路阻抗引起的壓降和高頻電磁場(chǎng)轉(zhuǎn)換而引入的各種噪聲。通常用兩種方法來(lái)解決上述問(wèn)題：一是電源總線技術(shù)，另一種方法就是采用一個(gè)單獨(dú)的電源層進(jìn)行供電。后者在很大程度上緩解了壓降和噪聲的問(wèn)題， 但考慮到多層 P C B 的工藝復(fù)雜，昂貴的費(fèi)用和較長(zhǎng)的制作周期，一般設(shè)計(jì)者們更喜歡采用前者，因而有必要對(duì)電源總線的合理布線進(jìn)???????????CAM &

4、amp; CAD?C A M與C A D…………………綜述與評(píng)論…………………………………………………………………………………………………………Printed Circuit Information 印制電路信息 2 0 0 5N o . 5 ? ? ?? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? Summarization & Comment ??? ? ?19信號(hào)上疊加了一個(gè)幾百毫伏的

5、噪聲，再經(jīng)過(guò)多級(jí)放大后，那么很有可能引起信號(hào)門(mén)限電平的誤判而使這個(gè)電路工作在錯(cuò)誤的狀態(tài)之下。所以從理論上來(lái)說(shuō)要將數(shù)字地和模擬地分開(kāi)，以降低電源對(duì)噪聲的耦合作用。在實(shí)際的設(shè)計(jì)中，通常把電源通過(guò)兩個(gè)µH 的電感引出分別作為模擬電壓和數(shù)字電壓，同時(shí)在電源的地端用一個(gè)零歐姆的電阻分別引出作為模擬地和數(shù)字地。3鍍通孔設(shè)計(jì)鍍通孔是多層 P C B 設(shè)計(jì)中的一個(gè)重要因素，一個(gè)鍍通孔主要由三部分組成， 一是孔；二是孔周?chē)暮副P(pán)區(qū)；三是 P O

6、 W E R 層隔離區(qū)。鍍通孔的工藝過(guò)程是在鍍通孔的孔壁圓柱面上用化學(xué)沉積的方法鍍上一層金屬， 用以連通中間各層需要連通的銅箔， 而鍍通孔的上下兩面做成普通的焊盤(pán)形狀，可直接與上下兩面的線路相通， 也可不連。 鍍通孔可以起到電氣連接、固定或定位器件的作用。3 . 1鍍通孔對(duì)地寄生電容鍍通孔本身存在著對(duì)地的寄生電容。若鍍通孔在鋪地層上的隔離孔直徑為D 2 m i l ， 鍍通孔焊盤(pán)的直徑為 m i l ，P C B 的厚度為 D 1m i

7、 l ，板基材介電常數(shù)為 ε，則鍍通孔的寄生電容大小近似于：C=1 . 4 1 εD 1 / （D 2 - D 1 ）鍍通孔的寄生電容會(huì)給電路造成的主要影響是延長(zhǎng)了信號(hào)的上升時(shí)間，降低了電路的速度，電容值越小則影響越小。3 . 2鍍通孔的寄生電感鍍通孔本身就存在寄生電感。在高速數(shù)字電路的設(shè)計(jì)中，鍍通孔的寄生電感帶來(lái)的危害往往大于寄生電容的影響。鍍通孔的寄生串聯(lián)電感會(huì)削弱旁路電容的作用，減弱整個(gè)電源系統(tǒng)的濾波效用。若L 指鍍通孔的電感,

8、單位為 n H ，h 是鍍通孔的長(zhǎng)度，單位為m i l ， d 是中心鉆孔的直徑， 單位為m i l ， 鍍通孔的寄生電感近似于：L=5 . 0 8 h[I n( 4 h / d )+ 1]從式中可以看出， 鍍通孔的直徑對(duì)電感的影響較小，而對(duì)電感影響最大的是鍍通孔的長(zhǎng)度。3 . 3高速 P C B 中的鍍通孔設(shè)計(jì)通過(guò)上面對(duì)鍍通孔寄生特性的分析，我們可以看到，在高速 P C B 設(shè)計(jì)中，看似簡(jiǎn)單的鍍通孔往往也會(huì)給電路的設(shè)計(jì)帶來(lái)很大的負(fù)面效

9、應(yīng)。為了減小鍍通孔的寄生效應(yīng)帶來(lái)的不利影響，在設(shè)計(jì)中可以盡量做到：（1 ）選擇合理的鍍通孔尺寸。 對(duì)于多層一般密度的 P C B 設(shè)計(jì)來(lái)說(shuō)，選用 0 . 2 5m m ／ 0 . 5 1m m ／ 0 . 9 1m m （鉆孔／焊盤(pán)／ P O W E R 隔離區(qū)）的鍍通孔較好；對(duì)于一些高密度的 P C B 也可以使用 0 . 2 0m m ／ 0 . 4 6m m ／ 0 . 8 6m m 的鍍通孔，也可以嘗試非穿導(dǎo)孔（盲孔和埋孔） ；

10、對(duì)于電源或地線的鍍通孔則可以考慮使用較大尺寸，以減小阻抗；（2 ） P C B 上的信號(hào)走線盡量不換層，也就是說(shuō)盡量減少鍍通孔；（3 ）使用較薄的P C B 有利于減小鍍通孔的兩種寄生參數(shù)；（4 ）電源和地的管腳要就近做鍍通孔， 鍍通孔和管腳之間的引線越短越好，因?yàn)橐€會(huì)導(dǎo)致電感的增加。同時(shí)電源和地的引線要盡可能粗，以減少阻抗；（5 ）在信號(hào)換層的鍍通孔附近放置一些接地鍍通孔，以便為信號(hào)提供短距離回路。當(dāng)然，在設(shè)計(jì)時(shí)還需具體問(wèn)題具體分

11、析，從成本和信號(hào)質(zhì)量?jī)煞矫婢C合考慮。在高速 P C B 設(shè)計(jì)時(shí)，設(shè)計(jì)者總是希望鍍通孔越小越好，這樣板上可以留有更多的布線空間。此外，鍍通孔越小，其自身的寄生電容也越小，更適合用于高速電路。4結(jié)束語(yǔ)高速 P C B 設(shè)計(jì)是一項(xiàng)工程性很強(qiáng)技術(shù)復(fù)雜的設(shè)計(jì)技術(shù),它要求設(shè)計(jì)者不僅要有扎實(shí)的電路理論知識(shí),而且還要有豐富的實(shí)際設(shè)計(jì)經(jīng)驗(yàn)。而電源布線和鍍通孔設(shè)計(jì)又是其中的難點(diǎn)和重點(diǎn)，需要很長(zhǎng)時(shí)間的工程積累才能掌握。參考文獻(xiàn)[ 1 ] 錢(qián)振字．產(chǎn)品的電磁兼

12、容性設(shè)計(jì)（連載） [ D B ／ O L ] ．w w w . 2 1 i c . c o m2 0 0 0[ 2 ] 宋萬(wàn)杰．C P L D 技術(shù)及其應(yīng)用[ M ] ．西安：西安電子科技大學(xué)出版社,1 9 9 7[ 3 ] 王幸之．單片機(jī)系統(tǒng)抗干擾設(shè)計(jì)[ M ] . 北京：北京航空航天大學(xué)出版社,2 0 0 0[ 4 ] 曾 峰，侯亞寧，曾凡雨．印制電路板（P C B ）設(shè)計(jì)與制作[ M ] ．北京：電子工業(yè)出版杜，2 0 0 2 ：

13、8 5 ~ 1 0 7[ 5 ] P C B過(guò)孔技術(shù)概述，中國(guó) P C B技術(shù)網(wǎng)，h t t p : / /t e c h . s m t . c n / T e c h _ 5 8 7 4 - 1 . h t m l[ 6 ] P C B 過(guò)孔. 世紀(jì)開(kāi)發(fā)網(wǎng)， h t t p : / / w w w . 2 1 h f . c o m / a s p / w z /2 0 0 4 - 4 / 2 0 0 4 4 2 0 1 5 2 9