站內(nèi)搜索 用時:62ms
  • 鎖<em>存</em><em>器</em>的作用32

    鎖<em>存</em><em>器</em>的作用的作用(32頁)

    鎖存器的作用鎖存器的作用在LED和數(shù)碼管顯示方面,要維持一個數(shù)據(jù)的顯示,往往要持續(xù)的快速的刷新。尤其是在四段八位數(shù)碼管等這些要選通的顯示設(shè)備上。在人類能夠接受的刷新頻率之內(nèi),大概每三十毫秒就要刷新一次。這就大大占用了處理器的處理時間,消耗了處理器的處...

    下載價格:8 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計 / 發(fā)布時間:2024-03-13 / 12人氣

  • 《金<em>鎖</em>玉關(guān)面授精要》11

    《金<em>鎖</em>玉關(guān)面授精要》 《金玉關(guān)面授精要》(11頁)

    禪道網(wǎng)出品第1頁共11頁禪道網(wǎng)電話01081882938金鎖玉關(guān)面授精要金鎖玉關(guān)面授精要一、面授經(jīng)驗集錦1。有很大地勢的大建築,或大山大川,就叫有氣勢。我們?nèi)『玫?,大貴地時,一定要選氣勢大,氣魄大的大地,才有大作為,作出大事,出大貴人。才能氣運長久,代代興旺。2...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計 / 發(fā)布時間:2024-03-08 / 3人氣

  • 74ls74 鎖<em>存</em><em>器</em>16

    74ls74 鎖<em>存</em><em>器</em> 74ls74 鎖(16頁)

    第三部分第三部分時序邏輯電路時序邏輯電路導(dǎo)讀如果電路在某一時刻的輸出狀態(tài)不僅取決于電路在這一時刻的輸入狀態(tài),而且與電路過去的狀態(tài)有關(guān),也就是說電路具有了記憶功能,這種電路就叫做時序邏輯電路。時序邏輯電路中能夠完成記憶功能的電路叫做觸發(fā)器,它是最重...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計 / 發(fā)布時間:2024-03-07 / 4人氣

  • 鎖<em>存</em><em>器</em>加固設(shè)計與應(yīng)用48

    鎖<em>存</em><em>器</em>加固設(shè)計與應(yīng)用加固設(shè)計與應(yīng)用(48頁)

    碩士學(xué)位論文碩士學(xué)位論文(工程碩士)鎖存器加固設(shè)計與應(yīng)用DESIGNAPPLICATIONOFRADIATIONHARDENEDLATCHES張釗張釗哈爾濱工業(yè)大學(xué)哈爾濱工業(yè)大學(xué)2011年6月CLASSIFIEDINDEXTN432UDC6213049774DISSERTATIONFTHEMASTER’SDEGREEINENGINEERINGDESIGNAPPLICATIONOFRADIATI...

    下載價格:5 賞幣 / 發(fā)布人: admin / 發(fā)布時間:2024-03-11 / 5人氣

  • 鎖<em>存</em><em>器</em>加固設(shè)計與應(yīng)用.pdf48

    鎖<em>存</em><em>器</em>加固設(shè)計與應(yīng)用.pdf加固設(shè)計與應(yīng)用.pdf(48頁)

    深亞微米CMOS電路對外部輻射現(xiàn)象很敏感,有可能導(dǎo)致軟錯誤的發(fā)生。因此,研究抗軟錯誤的電路設(shè)計具有實際意義。由宇宙中粒子輻射引起的軟錯誤通常有三類,包括單粒子翻轉(zhuǎn)SEUSINGLEEVENTUPSET,單粒子瞬態(tài)SETSINGLEEVENTTRANSIENT,單粒子閉鎖SELSINGLEEVENTLATCHUP。...

    下載價格:5 賞幣 / 發(fā)布人: 飄渺如煙 / 發(fā)布時間:2024-03-09 / 3人氣

  • 鎖<em>存</em><em>器</em>、觸發(fā)<em>器</em>、寄存<em>器</em>和緩沖<em>器</em>的區(qū)別8

    鎖<em>存</em><em>器</em>、觸發(fā)<em>器</em>、寄存<em>器</em>和緩沖<em>器</em>的區(qū)別、觸發(fā)、寄存和緩沖的區(qū)別(8頁)

    鎖存器、觸發(fā)器、寄存器和緩沖器的區(qū)別鎖存器、觸發(fā)器、寄存器和緩沖器的區(qū)別一、鎖存器一、鎖存器鎖存器(LATCH)對脈沖電平敏感,在時鐘脈沖的電平作用下改變狀態(tài)鎖存器是電平觸發(fā)的存儲單元,數(shù)據(jù)存儲的動作取決于輸入時鐘(或者使能)信號的電平值,僅當(dāng)鎖存器處...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計 / 發(fā)布時間:2024-03-08 / 22人氣

  • 第五章 鎖<em>存</em><em>器</em>和觸發(fā)<em>器</em>7

    第五章 鎖<em>存</em><em>器</em>和觸發(fā)<em>器</em> 第五章 鎖和觸發(fā)(7頁)

    第五章鎖存器和觸發(fā)器第十五講教學(xué)內(nèi)容①基本RS觸發(fā)器的構(gòu)成及其工作原理;②時鐘控制觸發(fā)器的應(yīng)用點及其工作原理;③主從觸發(fā)器和邊沿觸發(fā)器的構(gòu)成及JK觸發(fā)器和D觸發(fā)器的應(yīng)用。教學(xué)要求①掌握兩器件的工作原理;②熟悉兩器件的應(yīng)用。教學(xué)難點①主從觸發(fā)器和邊沿觸發(fā)...

    下載價格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計 / 發(fā)布時間:2024-03-11 / 13人氣

  • 三磁道磁卡讀<em>存</em><em>器</em>的設(shè)計.pdf74

    三磁道磁卡讀<em>存</em><em>器</em>的設(shè)計.pdf 三磁道磁卡讀的設(shè)計.pdf(74頁)

    該系統(tǒng)是一款磁卡閱讀存儲器,根據(jù)用戶要求解決了普通閱讀器只能實時連接計算機,不能單獨使用的問題。而且針對作為特殊用途的磁卡,要求三道磁道都記錄數(shù)據(jù),并且第三磁道記錄格式與標準規(guī)定的記錄格式不同時,系統(tǒng)配套的應(yīng)用程序?qū)ζ渥隽苏_譯碼、顯示。整個系統(tǒng)...

    下載價格:5 賞幣 / 發(fā)布人: 最憶少年時 / 發(fā)布時間:2024-03-10 / 4人氣

  • 連<em>鎖</em>超級市場、便利店管理通用要求門店管理規(guī)範1範圍本標準對連<em>鎖</em>3
  • 基于脈沖鎖<em>存</em><em>器</em>的關(guān)鍵路徑優(yōu)化.pdf79

    基于脈沖鎖<em>存</em><em>器</em>的關(guān)鍵路徑優(yōu)化.pdf 基于脈沖鎖的關(guān)鍵路徑優(yōu)化.pdf(79頁)

    分類號TN47學(xué)號GS12062482UDC密級公開工程碩士學(xué)位論文基于脈沖鎖存器的關(guān)鍵路徑優(yōu)化基于脈沖鎖存器的關(guān)鍵路徑優(yōu)化碩士生姓名鄒浩波學(xué)科領(lǐng)域軟件工程研究方向高性能微處理器設(shè)計指導(dǎo)教師方糧教授劉祥遠副研究員劉必慰副研究員國防科學(xué)技術(shù)大學(xué)研究生院國防科學(xué)技術(shù)大...

    下載價格:5 賞幣 / 發(fā)布人: 燒盡春風(fēng) / 發(fā)布時間:2024-03-09 / 5人氣

  • 加盟遭棄 連<em>鎖</em>業(yè)湧現(xiàn)直營浪潮5
  • 亂序處理<em>器</em>訪<em>存</em>行為建模.pdf76
  • 基于虛擬SPM的加速<em>器</em>訪<em>存</em>架構(gòu).pdf90

    基于虛擬SPM的加速<em>器</em>訪<em>存</em>架構(gòu).pdf 基于虛擬SPM的加速架構(gòu).pdf(90頁)

    隨著處理器體系的發(fā)展,在通用多核處理器的結(jié)構(gòu)上擴展加速核形成異構(gòu)多核處理器平臺,已經(jīng)成為了高性能計算的趨勢之一。在通用多核處理器上集成加速核,給處理核之間的互連方式的設(shè)計、多核平臺下的存儲層次的設(shè)計提出了新的挑戰(zhàn)。異構(gòu)處理器平臺上互連方式與存儲層...

    下載價格:5 賞幣 / 發(fā)布人: 低俗 / 發(fā)布時間:2024-03-09 / 4人氣

  • 眾核處理<em>器</em>的訪<em>存</em>優(yōu)化及分析.pdf71

    眾核處理<em>器</em>的訪<em>存</em>優(yōu)化及分析.pdf 眾核處理的訪優(yōu)化及分析.pdf(71頁)

    長期以來,處理器和主存的性能分別按照不同的速度增長,達到一定的程度時,處理器的快速增長對系統(tǒng)性能的提升逐漸被慢速發(fā)展的主存所屏蔽,從而產(chǎn)生存儲墻問題。存儲墻問題嚴重制約著眾核處理器系統(tǒng)性能的提升。為了解決存儲墻問題,業(yè)界提出了很多方法技術(shù),但是隨...

    下載價格:5 賞幣 / 發(fā)布人: 愿有魚七秒記憶 / 發(fā)布時間:2024-03-09 / 5人氣

  • 處理<em>器</em>訪<em>存</em>部件功能驗證技術(shù)研究.pdf79

    處理<em>器</em>訪<em>存</em>部件功能驗證技術(shù)研究.pdf 處理部件功能驗證技術(shù)研究.pdf(79頁)

    自從集成電路誕生以來,對于集成電路設(shè)計的驗證一直是集成電路設(shè)計的重要環(huán)節(jié)。到目前為止集成電路設(shè)計過程中對于驗證所投入的時間及人力已遠超過設(shè)計的投入,并且隨著設(shè)計復(fù)雜度的提高,驗證投入將進一步增加。本文以X微處理器訪存部件為驗證對象,從功能點提取、測...

    下載價格:5 賞幣 / 發(fā)布人: 忘乎所以 / 發(fā)布時間:2024-03-05 / 7人氣

  • 多核處理<em>器</em>共享級Cache訪<em>存</em>行為建模.pdf74

    多核處理<em>器</em>共享級Cache訪<em>存</em>行為建模.pdf 多核處理共享級Cache訪行為建模.pdf(74頁)

    隨著電子信息技術(shù)的迅速發(fā)展,多核處理器在嵌入式設(shè)備上得到了廣泛的應(yīng)用。在多核處理器層級的CACHE結(jié)構(gòu)中,共享級CACHE作為影響處理器性能的重要一環(huán),越來越受到學(xué)術(shù)界與工業(yè)界的重視。了解應(yīng)用程序的共享級CACHE行為表現(xiàn),不僅能夠為硬件人員共享級CACHE設(shè)計空間...

    下載價格:5 賞幣 / 發(fā)布人: 堅信 / 發(fā)布時間:2024-03-05 / 2人氣

  • 基于訪<em>存</em>密度的內(nèi)存控制<em>器</em>調(diào)度研究.pdf61

    基于訪<em>存</em>密度的內(nèi)存控制<em>器</em>調(diào)度研究.pdf 基于訪密度的內(nèi)存控制調(diào)度研究.pdf(61頁)

    在CMP(CHIPMULTIPROCESS)系統(tǒng)中,內(nèi)存系統(tǒng)被多個同時執(zhí)行的線程共享。在共享的內(nèi)存系統(tǒng)中,一個線程的訪存請求不僅會被其它線程的請求延遲,而且也會破壞其它線程的訪存并行性。最終導(dǎo)致系統(tǒng)公平性和吞吐率下降,甚至有些線程會長期處于“饑餓”狀態(tài)。針對在CMP系...

    下載價格:5 賞幣 / 發(fā)布人: 沒關(guān)系 / 發(fā)布時間:2024-03-09 / 6人氣

  • 微處理<em>器</em>訪<em>存</em>部件設(shè)計及結(jié)構(gòu)功能驗證.pdf60

    微處理<em>器</em>訪<em>存</em>部件設(shè)計及結(jié)構(gòu)功能驗證.pdf 微處理部件設(shè)計及結(jié)構(gòu)功能驗證.pdf(60頁)

    高性能的微處理器設(shè)計是整個信息技術(shù)和計算機應(yīng)用市場競爭的重要焦點和關(guān)鍵內(nèi)容,因此設(shè)計高效的微處理器結(jié)構(gòu)具有重大的意義。本文主要研究RSIC處理器的結(jié)構(gòu)設(shè)計,它是一個通用64位RISC結(jié)構(gòu),四發(fā)射的超標量和超流水線微處理器,采用亂序執(zhí)行和先進的CACHE設(shè)計等技術(shù)...

    下載價格:5 賞幣 / 發(fā)布人: 反派作風(fēng) / 發(fā)布時間:2024-03-09 / 8人氣

  • <em>存</em>愛心作文1

    <em>存</em>愛心作文 愛心作文(1頁)

    存愛心存愛心存愛心湖北省宜昌市宜都市陸城第一小學(xué)五(1)班劉玉佳春節(jié)前夕的一天,街上行人川流不息。我和爸爸媽媽要到銀行去存錢。那天,雨下的很大,但街上的人卻一點也沒有減少,照樣從四面八方涌到城里辦年貨。我們來到了銀行存款的柜臺前,媽媽按照排隊的順序...

    下載價格:3 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計 / 發(fā)布時間:2024-03-10 / 9人氣

  • 多核處理<em>器</em>的訪<em>存</em>模擬與優(yōu)化技術(shù)研究.pdf123

    多核處理<em>器</em>的訪<em>存</em>模擬與優(yōu)化技術(shù)研究.pdf 多核處理的訪模擬與優(yōu)化技術(shù)研究.pdf(123頁)

    在工藝和應(yīng)用的雙重推動下,多核結(jié)構(gòu)成為當(dāng)前高性能微處理器的發(fā)展趨勢。多核對單芯片有限CACHE、帶寬等存儲資源的競爭將進一步凸顯訪存的瓶頸,同時伴隨著更加多樣的目標應(yīng)用,微體系結(jié)構(gòu)研究采用的性能評估環(huán)境面臨新的要求。本文的研究主要圍繞多核處理器的性能模...

    下載價格:5 賞幣 / 發(fā)布人: 改名 / 發(fā)布時間:2024-03-11 / 4人氣

關(guān)于我們 - 網(wǎng)站聲明 - 網(wǎng)站地圖 - 資源地圖 - 友情鏈接 - 網(wǎng)站客服客服 - 聯(lián)系我們

機械圖紙源碼,實習(xí)報告等文檔下載

備案號:浙ICP備20018660號