基于加法鏈的高階掩碼研究及其VLSI硬件實現(xiàn).pdf

1、高級加密標準(Advanced Encryption Standard，AES)具有安全性高和靈活性高等優(yōu)點，被廣泛應(yīng)用于加密設(shè)備中。側(cè)信道攻擊的出現(xiàn)使得密碼芯片的硬件安全面臨巨大的威脅，如何有效抵御側(cè)信道攻擊成為當前信息安全領(lǐng)域的亟待解決的問題。掩碼是抵御側(cè)信道攻擊方案中最有效的方法，受到越來越多研究者的關(guān)注。與其他掩碼方案相比，基于加法鏈的掩碼方案具有安全性可證明，易于擴展為高階掩碼方案等優(yōu)點，逐漸成為當前的研究熱點。
　　本

2、文設(shè)計了一種基于加法鏈的高階掩碼方案:采用多條最優(yōu)的加法鏈來實現(xiàn)AES算法，相比于原先只有固定的一條加法鏈，該方案通過增加密碼算法執(zhí)行的隨機性，有效提高了AES算法的安全性。本文的主要工作有以下幾個方面:首先，分析了現(xiàn)有基于加法鏈的掩碼方案的不足，根據(jù)最短加法鏈原理和圖的深度優(yōu)先遍歷，設(shè)計出尋找最優(yōu)加法鏈的方案;并利用該方案設(shè)計了AES的最優(yōu)加法鏈集合。其次，通過遍歷算法找到了1191條最優(yōu)加法鏈，根據(jù)功耗特性的不同，將這些加法鏈分成1

3、17組（每組加法鏈的功耗特性相近）;為了提高密碼芯片抵抗功耗攻擊的能力，芯片工作時可從不同的組中隨機選擇加法鏈（即選功耗特性不同的加法鏈）;在此基礎(chǔ)上，設(shè)計了兩種不同的實現(xiàn)方案:在每輪開始前，通過隨機數(shù)生成器生成一個隨機數(shù)，并根據(jù)該隨機數(shù)，16個明文字節(jié)循環(huán)調(diào)用16條加法鏈;將亂序技術(shù)(shuffle)應(yīng)用到所提出的掩碼方案中，利用隨機數(shù)發(fā)生器隨機生成16個不同的1-16的數(shù)，并且根據(jù)生成的隨機數(shù)調(diào)用對應(yīng)的加法鏈。最后，將所提出的兩種方

4、案應(yīng)用到AES算法中，通過理論分析證明了這兩種方案的安全性;通過功能仿真驗證了設(shè)計方案的正確性;在SMIC45nm工藝下，采用DC(Design Compiler)進行邏輯綜合，采用Soc Encounter布局布線，最終版圖面積為5542_KGE。
　　所提出的掩碼方案以犧牲少量面積為代價，有效提高了密碼芯片的硬件安全性，具有重要的實際應(yīng)用價值。此外，該方案為AES算法的硬件安全設(shè)計提供了一種新的思路，也對提高其他分組密碼算法的