基于優(yōu)化DA算法的高階濾波器的設(shè)計(jì)及其FPGA實(shí)現(xiàn).pdf

1、FIR濾波器相對(duì)于IIR濾波器而言具有嚴(yán)格的線性相位特性。此特點(diǎn)使其在數(shù)據(jù)傳輸、圖像處理和識(shí)別、語(yǔ)音處理以及通信系統(tǒng)中具有廣泛的應(yīng)用。而要使IIR濾波器實(shí)現(xiàn)線性相位特性，需要后置一個(gè)全通濾波器，這樣就增加了整個(gè)系統(tǒng)的復(fù)雜性。此外，F(xiàn)IR濾波器除零點(diǎn)以外并沒有其他的極點(diǎn)，因而整個(gè)濾波系統(tǒng)相對(duì)穩(wěn)定，不存在不穩(wěn)定的問題。以上兩點(diǎn)是本文研究FIR濾波器實(shí)現(xiàn)的價(jià)值所在。
　　因?yàn)镕PGA在功耗、靈活性、性能、穩(wěn)定性、處理速度等方面的優(yōu)勢(shì)，用

2、FPGA設(shè)計(jì)電子電路已經(jīng)成為濾波器設(shè)計(jì)的趨勢(shì)。鑒于FPGA相對(duì)于其它微控制器的優(yōu)勢(shì)，本論文選取FPGA作為控制器來設(shè)計(jì)線性相位的高階FIR低通濾波器。
　　基于分布式算法結(jié)構(gòu)的濾波器雖然有效解決了MAC結(jié)構(gòu)的不足，但是隨著濾波器的階數(shù)增加，查找表的規(guī)模呈指數(shù)增加。假如要設(shè)計(jì)一個(gè)32階的線性相位結(jié)構(gòu)的FIR低通濾波器，由于線性相位的濾波器的系數(shù)是對(duì)稱的，其需要查找表的地址為216=65536，由此可知查找表的規(guī)模是相當(dāng)大的，現(xiàn)實(shí)中也

3、很難實(shí)現(xiàn)。本文特提出一種優(yōu)化的DA算法來克服這一難題，并在FPGA上實(shí)現(xiàn)。
　　為驗(yàn)證本文提出的優(yōu)化算法是否正確，本論文所設(shè)計(jì)的濾波器的指標(biāo)為:采樣頻率fs為48000Hz;截止頻率fc為8000Hz;最小阻帶衰減As為-30dB;帶內(nèi)波動(dòng)小于1dB;濾波器的階數(shù)為32階。用Verilog語(yǔ)言在FPGA上完成此算法，并在Modelsim工具上進(jìn)行仿真。
　　通過Modelsim的仿真結(jié)果與MATLAB計(jì)算的理論值進(jìn)行對(duì)比，可