畢業(yè)設計---基于fpga的濾波器的設計

1、<p><b>　　摘 要</b></p><p>　　自適應濾波器是統(tǒng)計信號處理的一個重要組成部分。在現(xiàn)代濾波處理技術中，自適應濾波器的處理效果尤為突出。在眾多濾波器中，特別是在一些對信號處理的實時性要求比較高，體積功耗有嚴格限制的場合,使用FPGA硬件實現(xiàn)的數(shù)字濾波器更為廣泛。</p><p>　　本論文從自適應濾波器研究的重要意義入手，介紹了線性自適

2、應濾波器的算法，對幾種基于最小均方誤差準則或最小平方誤差準則的自適應濾波器算法進行研究，就濾波器的基本原理及設計方法做了簡單的介紹，最終設計基于FPGA的LMS算法設計復數(shù)自適應濾波器，對設計方法進行敘述,并以VHDL語言編寫程序進行仿真測試。</p><p>　　關鍵詞：自適應濾波器；FPGA；自適應算法LMS；有限沖激響應濾波器</p><p>　　FPGA-based design

3、of adaptive filter</p><p>　　Student:TAN xx Teacher:CHEN xx</p><p>　　Abstract：Adaptive filter is a statistical signal processing as an important component. Processing technology in the modern f

4、ilter, the adaptive filter, particularly in the treatment effect. Among the filters, especially in some of the real-time signal processing requirements of higher power, there are strict restrictions on the size of the oc

5、casion, the use of FPGA hardware to achieve a wider range of digital filters. </p><p>　　In this paper, adaptive filter from the importance of research to start to introduce the linear adaptive filter algorit

6、hm, based on several criteria MMSE or least square error criteria for the study of adaptive filter algorithm, it filters The basic principle and design method of a brief introduction, the final design of FPGA-based desig

7、n of complex LMS adaptive filter algorithm, the design methods described, and VHDL languages in maxplus simulation test platform.</p><p>　　Keywords: adaptive filter；FPGA；LMS adaptive algorithm；finite impulse

8、 response filter</p><p><b>　　目 錄</b></p><p><b>　　摘 要I</b></p><p><b>　　1 緒論1</b></p><p><b>　　1.1 引 言1</b></p>

9、<p>　　2 自適應算法研究及分析1</p><p>　　2.1 自適應濾波基本概念1</p><p>　　2.2 變步長自適應濾波算法2</p><p>　　2.3 仿射投影算法3</p><p>　　2.4 RLS自適應濾波算法3</p><p>　　2.5 LMS算法及其推廣3</

10、p><p><b>　　2.6小結6</b></p><p>　　3 濾波器原理介紹7</p><p>　　3.1 自適應濾波器原理7</p><p>　　3.2 本文濾波器的工作原理8</p><p>　　4 基于FPGA的自適應濾波器的設計11</p><p>　

11、　4.1 基本設計方法11</p><p>　　4.2 設計流程12</p><p>　　4.2.1 設計準備13</p><p>　　4.2.2 設計輸入13</p><p>　　4.2.3 功能仿真14</p><p>　　4.2.4 設計處理14</p><p>　　4.2.5

12、 時序仿真14</p><p>　　4.2.6 器件編程測試14</p><p>　　4.3 自適應濾波器設計15</p><p>　　4.3.1 自適應濾波器結構16</p><p>　　4.3.2 復數(shù)濾波器設計與實現(xiàn)18</p><p>　　4.3.3 基本設計準備19</p><

13、p>　　4.3.4 復數(shù)自適應濾波器設計防真22</p><p><b>　　4.4小結24</b></p><p><b>　　5 結論25</b></p><p><b>　　致 謝26</b></p><p><b>　　參考文獻27<

14、/b></p><p><b>　　1 緒論</b></p><p><b>　　1.1 引 言</b></p><p>　　隨著信號處理技術的不斷發(fā)展，對信號處理速度的要求也不斷提高。由于受到目前技術水平的限制，特別是集成電路技術發(fā)展的限制，許多理論上已經(jīng)很成熟的信號處理算法很難得以實用，這里面一個最重要的原因是硬

15、件速度問題。要求處理的信號形式越來越復雜，使得現(xiàn)代信號處理的方法大都以大數(shù)據(jù)量、高復雜度為其主要特點。在這種情況下，尋找有效的實時信號處理方法是非常有必要和迫切的。</p><p>　　而隨著數(shù)字信號處理技術的發(fā)展，可編程門陣列FPGA的應用迅速的普及起來，F(xiàn)PGA具有高邏輯密度，高可靠性，用戶可編程以及可并行運算等特點，可縮短開發(fā)周期，降低成本，很好的同時滿足通用性和實時性要求。自1985年Xilinx公司推出

16、的第一塊現(xiàn)場可編程邏輯器件至今，以FPGA為代表的數(shù)位系統(tǒng)現(xiàn)場集成獲得了驚人的發(fā)展，從最初1200個可編程邏輯門電路發(fā)展到到90年代的25萬個邏輯門電路。發(fā)展最早兩大著名FPGA廠商即是以FPGA器件系列為代表的Xilinx公司和以CPLD器件系列為代表的Altera公司。隨著集成電路技術和數(shù)字信號處理技術的日新月異，F(xiàn)PGA技術以現(xiàn)場可編程、現(xiàn)場修改、現(xiàn)場驗證、現(xiàn)場實現(xiàn)的應用優(yōu)勢，已經(jīng)躍升為電子電路應用領域廣受歡迎的實用技術。<

17、/p><p>　　2 自適應算法研究及分析</p><p>　　2.1 自適應濾波基本概念</p><p>　　自適應濾波器一般可分為兩個部分，即濾波部分和自適應更新部分:(l)其中濾波部分根據(jù)某結構常用的可有FIR和IIR兩種濾波形式，IIR結構的自適應濾波器在運算的階數(shù)上要比FIR結構的濾波器的階數(shù)要少，因而比相同性能的FIR池波器所需要本文最后討論的自適應算法應用

18、是基于FIR濾波自適應信號處理算法一般用來獲得有的運算里要少，但由于IIR結構的濾波器在有限精度的條件下容易產(chǎn)生振蕩，具有不穩(wěn)定的特性，而且通過增加階數(shù)，AR模型能夠對ARMA棋型進行近似的模擬，所以，關可調(diào)參數(shù)。使這些參數(shù)為變盈的目標函數(shù)在一定的約束條件下達到最優(yōu)。最常用的方法是基于估計誤差的平方值。然而在不同情況下它具有不盡相通的定義，從其準則上進行區(qū)分，自適應處理方法可分為兩類:(a)隨機統(tǒng)計法，在隨機統(tǒng)計法中，準則包含了輸入數(shù)據(jù)

19、的統(tǒng)計特性，算法的推導以估計誤差的平方的集平均或時平均(即均方誤差，MSE)為基礎，經(jīng)典的算法是LMS算法。(b)精確法，在精確法中，準則包含了已經(jīng)得到的真實確切的數(shù)據(jù)。滿足此類準則所用的技術常稱為遞歸最小平方(RLS)技術。本章中將對其中的一些算法進行綜述。</p><p>　　2.2 變步長自適應濾波算法</p><p>　　所謂自適應濾波器，就是利用前一時刻己獲得的濾波器參數(shù)等結果，

20、自動調(diào)節(jié)現(xiàn)時刻的濾波器參數(shù)，以適應信號和噪聲未知的或隨時間變化的統(tǒng)計特性，從而實現(xiàn)最優(yōu)濾波。由Widrow和HOFF提出的最小均方誤差(LMS)算法，因其具有計算量小、易于實現(xiàn)等優(yōu)點而在實踐中被廣泛采用。根據(jù)自適應濾波器的原理，LMS算法迭代公式為:</p><p>　　y(n)=xT(n)w(n)，e(n)=d(n)-y(n)，W(n+1)=w(n)+2µe(n)X(n)</p><

21、;p>　　其中X(n)表示n時刻的輸入信號矢量;y(n)為自適應濾波器的輸出信號;d(n)定義了期望信號;e(n)表示n時刻的誤差;W(n)表示n時刻的自適應濾波器的權值; µ是控制穩(wěn)定性和收斂速度的參量，稱之為步長。</p><p>　　LMS算法收斂的條件為:0<µ<1/λ max，λmax是輸入信號自相關矩陣的最大特征值。</p><p>　　由

22、于主輸入端不可避免地存在干擾噪聲，自適應濾波算法將產(chǎn)生參數(shù)失調(diào)噪聲，減少步長因子µ可減少自適應濾波算法的穩(wěn)態(tài)失調(diào)，提高算法的收斂精度，然而步長因子的減少將降低算法的收斂速度和跟蹤速度。因此，固定步長的自適應濾波算法在收斂速度、時變系統(tǒng)跟蹤速度與收斂精度方面對算法調(diào)整步長µ的要求相互矛盾.為了克服這種矛盾，人們提出多種變步長自適應算法。本文采用VSS-LMS的算法如下：</p><p>　　y(

23、n)=xT(n)W(n),e(n)=d(n)-y(n), w(n+l)=W(n)+2µ(n)e(n)x(n) </p><p>　　µ(n+l)=a(n)+ye2(n) </p><p>　　當µ(n+l)<Umin則µ(n+1)=Umin，µ(n+l)>Umax則µ(n+l)=Umax </p><

24、;p>　　Umax一般選擇接近標準LMS不穩(wěn)定的步長點，以提供最大的可能的收斂速度;在穩(wěn)定狀況下，根據(jù)所預期的誤調(diào)水平和所要求的算法的跟蹤能力作出一個合適的選擇。其中，參數(shù)參數(shù)0<a<1，y>0。a:為步長的遺傳因子，主要決定算法的收斂時的步長值，，y主要控制算法的跟蹤速度。在實際中a , y取值范圍分別為(0.95，0.99)和(0，0.001)。</p><p>　　2.3 仿射投影算

25、法</p><p>　　在有些情況下，可以重復利用過去的數(shù)據(jù)信號，以便提高自適應濾波算法的收斂速度。數(shù)據(jù)重用算法的代價就是增加了算法的失調(diào)，并且和通常情況下一樣，通過引入步長來實現(xiàn)最終的失調(diào)和收斂速度的之間的平衡，但是我們也可以通過仿射投影算法來達到目的。仿射投影算法最早由K.Ozeki和T.Umeda提出，它是歸一化最小均方誤差(NLMS)算法的推廣。仿射投影算法的性能介于LMS算法和RLS算法之間，其計算復雜

26、度比RLs算法低。歸一化最小均方誤差(NLMS)算法是LMS算法的一種改進算法，它可以看作是一種變步長因子的LMS算法，其收斂性能對輸入信號的能量變化不敏感。而仿射投影算法的計算復雜度比NLMS算法高很多，提出的快速仿射投影算法大大降低了仿射投影算法的計算復雜度。在快速仿射投影算法中，采用滑動窗快速橫向濾波器算法計算預濾波向量，避免了矩陣求逆運算?？焖俜律渫队八惴ǖ挠嬎銖碗s度雖然降低了，但其內(nèi)嵌的滑動窗快速橫向濾波器算法的實現(xiàn)相對復雜，

27、并且存在數(shù)值穩(wěn)定性問題。為解決快速仿射投影算法的數(shù)值穩(wěn)定性問題，Douglas等提出了正交變換的快速仿射投影算法的近似算法，避免了采用復雜的滑動窗快速橫向濾波器算法，改</p><p>　　2.4 RLS自適應濾波算法</p><p>　　RLS算法采用了在每個時刻對所有己輸入信號重估的平方誤差之和最小這樣的準則，它是對輸入信號的自相關矩陣Rxx(n)逆進行遞推估計更新，收斂速度快，其收斂

28、性能與輸入信號的頻譜特性無關。但是，RLS算法的計算復雜度很高，所需的存儲量極大，不利于實時實現(xiàn);倘若被估計的自相關矩陣Rxx(n)的逆失去了正定特性，還將引起算法的發(fā)散。</p><p>　　2.5 LMS算法及其推廣</p><p>　　LMS算法最早由Widrow和Hoff提出，是最簡單也是應用最廣泛的一種自適應算法。本章將介紹LMS算法的一些重要特性，以及在實際系統(tǒng)設計中所采用的L

29、MS算法推廣形式。</p><p><b>　　LMS算法介紹</b></p><p>　　代價函數(shù)和誤差性能曲面</p><p>　　自適應算法的工作是依據(jù)某種誤差最小準則通過迭代來調(diào)整權重矢量。這里說的誤差是指濾波輸出和期望信號在某種意義下的距離。定義估計誤差e(n)為濾波器輸出和期望信號的差值，即</p><p>

30、　　e(n)=d(n)-y(n)=d(n)- XT(n)W(n)</p><p>　　則最典型的情況就是依據(jù)均方誤差（Mean Square Error,MSE）最小準則將權矢量的代價函數(shù)定義為</p><p>　　ξ(n )= E {e2(n)}</p><p>　　其中E{.}表示取期望。將相關式代入。展開代價函數(shù)的表達式</p><p>

31、;　　ξ(n )= E {|d(n)- XT(n)W(n)|2}=E{ d2(n)}+WT (n)RW(n)-2PTW(n)</p><p>　　其中R表示輸入信號的自相關矩陣</p><p>　　R=E{ X (n )X T(n)}</p><p>　　P表示輸入信號和期望信號的互相關向量</p><p>　　P =E{ X (n )d (

32、n)}</p><p>　　W (n)表示權矢量，d (n)表示期望信號。</p><p>　　LMS算法原理和性能分析</p><p>　　LMS算法使用隨機梯度下降的方法實現(xiàn)代價函數(shù)最小化，具體地說，每次迭代時權矢量沿著誤差性能曲面的梯度估值的負方向按一定比例對步長進行更新。由式可得代價函數(shù)的梯度為</p><p>　　▽ξ(n )= а

33、(n) = -2P+2RW(n)</p><p><b>　　аW(n)</b></p><p>　　式中用到了自相關矩陣R和互相關向量P，而實際上這兩個參量只有對輸入信號和期望響應的統(tǒng)計特性進行估計才能獲得。為了減小計算復雜度，用瞬時均方誤差的梯度▽e 2(n)作為均方誤差梯度的估值</p><p>　　▽e2(n )= аe2(n)

34、 = 2e(n) аe(n) = -2e(n)x(n)</p><p>　　аW(n) аW(n)</p><p>　　由于E{ ▽e2(n )}= ▽ξ(n)，權矢量可以用一個簡單的迭代表達式來更新</p><p>　　W(n+1)= W(n)-（µ/2）▽e2(n )= W(n)+µe(n) x(n)</p>

35、<p>　　其中μ代表迭代步長。這就是LMS算法，參數(shù)μ決定了算法的收斂速度以及穩(wěn)態(tài)誤差。一個較大的μ可以產(chǎn)生很快的收斂速度，但在收斂到Wopt附近后將在一個較大范圍內(nèi)抖動而無法進一步收斂，即穩(wěn)態(tài)誤差較大；選擇較小的步長可以獲得較小的穩(wěn)態(tài)誤差，但同時收斂速度也較慢。事實上，步長μ的取值并不是任意的，其大小必須處于某一特定范圍，LMS算法才能收斂，即當且僅當步長μ滿足</p><p>　　0 <

36、 µ < 1/λmax</p><p><b>　　時</b></p><p>　　Lim{W(n)}=Wopt</p><p>　　上式為LMS算法的收斂條件。</p><p>　　以下是LMS算法的穩(wěn)態(tài)特性分析：</p><p>　　Widrow引入失調(diào)系數(shù)</p>

37、<p>　　來描述算法的穩(wěn)態(tài)均方誤差對維納誤差的相對誤差，其中ξmin=E2{| eopt (n)|2}為維納誤差。</p><p>　　對于LMS算法來說，其失調(diào)系數(shù)可以表示為如下兩種形式</p><p>　　δ=µTr(R)= µ∑λi</p><p><b>　　δ=µMPin</b></

38、p><p>　　式中的Pin表示輸入信號功率。也就是說，濾波器階數(shù)越高，步長因子μ和信號功率越大，就使得失調(diào)系數(shù)越大。</p><p>　　LMS濾波算法的一個完整描述如下所示：</p><p>　　W(n+1)= W(n)+ µe(n)U(n)</p><p>　　e(n)=d(n)-y(n)</p><p>

39、　　y(n)=WT(n)U(n)</p><p>　　最小均方誤差(LMS)算法是最簡單、應用最廣泛的自適應算法之一。LMS算法通過自適應調(diào)節(jié)w(n)，使得殘余回波或平方誤差的期望值達到最小。事實上，LMs算法是依據(jù)最陡梯度法來更新濾波器系數(shù)w(n)的，為確保收斂，收斂因子應滿足o<µ<2/λmax、(λmax、是E[x(n)*XT(n)]的最大特征值)。由于LMS算法易于實現(xiàn)，同時，算法對

40、有限寄存器長度造成的實現(xiàn)誤差不敏感，因此LMS算法對于實際應用來說具有相當?shù)奈ΑＨ欢鳯MS算法的收斂速率依賴于E[x(n)* XT(n)]特征值的發(fā)散程度。在實際應用中，輸入信號往往是語音，而語音的特征值分布相對分散，因此LMS的收斂速度較慢，于是又出現(xiàn)了很多改進算法，比如滑動窗LMS算法，時域去相關LMS算法(DLMS)，NLMS算法，符號誤差算法，變步長算法等等。這些算法比基本的LMS算法在精度和收斂速度上有明顯的改進，計算量和

41、基本LMS算法相當。</p><p><b>　　2.6小結</b></p><p>　　本章主要對自適應算法做了一些介紹以及性能分析。著重分析了常用的LMS算法和變步長濾波算法,在自適應算法中,LMS算法較為突出,通過介紹分析,為后文濾波器設計提供一定的理論基礎,</p><p><b>　　3 濾波器原理介紹</b>&

42、lt;/p><p>　　3.1 自適應濾波器原理</p><p>　　濾波器是電子設備的一個常用的基本部件，人們對其已經(jīng)進行了廣泛的研究。濾波器研究的一個基本問題就是:如何設計和建立最佳或最優(yōu)的濾波器。所謂最佳濾波器是指能夠根據(jù)某一最佳準則進行設計的濾波器。20世紀40年代，維納奠定了關于最佳濾波器研究的基礎。</p><p>　　假定線性濾波器的輸入為有用信號和噪聲信

43、號之和，兩者均為廣義平穩(wěn)過程且已知它們的二階統(tǒng)計特性，根據(jù)最小均方誤差準則，得了最佳線性濾波器的參數(shù)波器獲得了極其廣泛的應用。這種濾波器被稱為維納濾波器。</p><p><b>　　維納濾波器</b></p><p>　　在維納研究的基礎上，人們還研究了根據(jù)最大輸出信噪比準則、統(tǒng)計檢測準則以及其他最佳準則求得的最佳線性濾波器。但人們發(fā)現(xiàn)，在一定條件下，這些最佳濾波器

44、與維納濾波器是等價的。因而，討論最優(yōu)線性濾波器時，一般均以維納濾波器作為參考。</p><p>　　要實現(xiàn)維納濾波，就要求:(l)輸入信號是廣義平穩(wěn)的;〔2)輸入信號的統(tǒng)計特征是已知的。根據(jù)其他最佳準則的濾波器亦有同樣要求。然而，由于輸入過程取決于外界的信號、干擾環(huán)境，這種統(tǒng)計特性常常是未知的、變化的，因而不能滿足上述兩個要求。在這種情況下，促使人們研究自適應濾波器。</p><p>　　

45、濾波器研究的一個基本問題是:如何建立最佳或最優(yōu)的濾波器。根據(jù)最小均方誤差準則，20世紀40年代維納求得了最佳線性濾波器的參數(shù)，這種濾波器稱為維納濾波器。然而，只有對信號和噪聲的統(tǒng)計特性先驗已知的情況下，維納濾波器才能獲得最優(yōu)濾波。遺憾的是在實際應用中，常常無法得到這些統(tǒng)計特性的先驗知識;或者，統(tǒng)計特性是隨時間變化的。因此用維納濾波器實現(xiàn)不了最優(yōu)濾波。在這種情況下，自適應濾波能夠提供卓越的濾波性能。所謂自適應濾波器，就是利用前一時刻己獲得

46、的濾波器參數(shù)的結果，自動地調(diào)節(jié)現(xiàn)時刻的濾波器參數(shù)，以適應信號和噪聲未知的或隨時間變化的統(tǒng)計特性，從而實現(xiàn)最優(yōu)濾波。</p><p>　　自適應濾波器具有“自我調(diào)節(jié)”和“跟蹤”能力。自適應濾波器可以分為線性自適應濾波器和非線性自適應濾波器。非線性自適應濾波器包括Vofterra濾波器和基于神經(jīng)網(wǎng)絡的自適應濾波器。非線性自適應濾波器具有更強的信號處理能力。但是，由于非線性自適應濾波器的計算較復雜，實際用得最多的仍然是

47、線性自適應濾波器如圖3.1所示。</p><p>　　圖3.1 自適應濾波器原理圖</p><p>　　w(n)表示自適應濾波器在時刻n的權矢量，用X(n)=[x(n)x(n+l)…x(n-N+l)]T表示n時刻輸入信號矢量，W(n)=[w0(n) w1 (n)…wN-1 (n)]表示n時刻N階自適應濾波器的權系數(shù)，d(n)是期望信號，e(n)是誤差信號，v(n)是主端輸入干擾信號。根據(jù)自

48、適應濾波算法優(yōu)化準則J(n)=∑λn-1 |e(i)|2的不同，自適應濾波算法可以分為兩類最基本的算法:最小均方誤差(LMS)算法和遞推最小二乘(RLS)算法?；谧钚【秸`差準則，LMS算法使濾波器的輸出信號與期望輸出信號之間的均方誤差E[e2(n)]最小?；谧钚《藴蕜t，RLS算法決定自適應濾波器的權系數(shù)向量w(n)使估計誤差的加權平方和最小。其中λ為遺忘因子，且0<λ<1.由此兩準則衍生出許多不同的自適應濾波算法。自

49、適應濾波算法廣泛應用于系統(tǒng)辨識、回波消除、自適應譜線增強、自適應信道均衡、語音線性預測、自適應天線陣等諸多領域中。</p><p>　　3.2 本文濾波器的工作原理</p><p>　　圖3.2 自適應濾波器電路結構圖</p><p>　　如圖3.2,移位寄存器A1和寄存器A2用于存放輸入數(shù)據(jù)x(n)，移位寄存器B中存放的是權系數(shù)。當采樣的輸入信號x(n)準備好以后

50、，應發(fā)出一個準備好的信號READY給濾波電路的控制器，它可以開始濾波了。下面將介紹濾波器從READY信號有效到濾波完畢這一過程中控制信號的值以及各寄存器的狀態(tài)。</p><p>　　(1)READY上升沿出現(xiàn)到T1狀態(tài)來臨之前。這個時間段，外部采樣好的數(shù)據(jù)x(n)還沒有被送入到移位寄存器A1中，因此A1中存放的數(shù)據(jù)由左至右依次為x(n-1)、x(n-2)、x(n-3)、x(n-4)、x(n-5)、x(n-6)、x

51、(n-7)和x(n-8)；寄存器A2中存放的數(shù)據(jù)是x(n-9)；移位寄存器B中存放的是w(n,0)、w(n,1)、w(n,2)、w(n,3)、w(n,4)、w(n,5)、w(n,6)和w(n,7)；寄存器G1中存放的是y(n-1)；G2中存放的是e(n-1)。移位寄存器A1與寄存器A2的片選信號CS1從高電平變?yōu)榈碗娖剑ǖ碗娖接行В?；?shù)據(jù)選擇器C1的控制信號SEL維持低電平，C1選擇的是外部送進來的采樣信號x(n)；累加器E1的清零信號

52、在T1上升沿到來之前把E1清零；移位寄存器B的片選信號CS2與累加器E1的片選信號CS3此時都為無效。這樣，一旦T1到來，外部送來的采樣信號x(n)被送進移位寄存器A1的最左端，與此同時，A1中的數(shù)據(jù)均自左向右移一位，x(n-8)被這個上升沿送入寄存器A2。濾波器中的其他寄存器此時都不發(fā)生動作。</p><p>　　(2)T1狀態(tài)。這期間各寄存器的狀態(tài)不難由T1的上升沿動作推測出來，移位寄存器A1中存放數(shù)據(jù)由左至

53、右依次為x(n)、x(n-1)、x(n-2)、x(n-3)、x(n-4)、x(n-5)、x(n-6)與x(n-7)；寄存器A2中存放的數(shù)據(jù)是x(n-8)；移位寄存器B中存放的是w(n,0)、w(n,1)、w(n,2)、w(n,3)、w(n,4)、w(n,5)、w(n,6)和w(n,7)；寄存器G1中存放的是y(n-1)；G2中存放的是e(n-1)。進入T1狀態(tài)以后，A1與A2的片選信號CS1繼續(xù)有效；數(shù)據(jù)選擇器C1的控制信號SEL變?yōu)楦?/p>

54、電平，C1選擇的是A1最右端送過來的數(shù)據(jù)x(n-7)；移位寄存器B的片選信號CS2與累加器E1的片選信號CS3變?yōu)橛行?；累加器的清零信號CLR變?yōu)楦唠娖?，乘法器D1完成乘法運算x(n-7)w(n,7)，累加器完成加法運算，等到T2上升沿將加法結果送入累加器中的寄存器。同時由乘法器D2、數(shù)據(jù)選擇器C2以及加法器E2對權系數(shù)w(n,7)進行更新。T1狀態(tài)結束時，加法器E2輸出的數(shù)據(jù)是w(n,7)+2μx(n-8)e(n-1)，T2上升沿將其

55、送入移位寄存器B，完成</p><p>　　(3)T2、T8狀態(tài)。這七個狀態(tài)濾波器的運行狀況與T1狀態(tài)完全一致，不同的是個寄存器存放的數(shù)據(jù)。濾波器的運算情況這里不在復述。</p><p>　　(4)T9狀態(tài)。在一個運算周期的前8個時鐘內(nèi)，y(n)已經(jīng)計算完畢，w(n,0)~w(n,7)也被更新完畢，T9的上升沿將累加器內(nèi)部的加法器計算結果y(n)送入其內(nèi)部的寄存器，同時將更新后的w(n,0

56、)送入B，權系數(shù)至此完全被更新。此后寄存器G的時鐘信號CLK1將y(n)送入G，寄存器G2的時鐘信號CLK2將減法器F計算的誤差e(n)送入G2。T4狀態(tài)還必須調(diào)整控制信號，為下個運算做準備。A1與A2的片選信號CS1，B的片選信號CS2，累加器的片選信號CS3都變?yōu)闊o效；數(shù)據(jù)選擇器C1的控制信號SEL變?yōu)榈碗娖?，C1再次選擇外部送進來的采樣信號。累加器E1的清零信號CLR變?yōu)榈碗娖?。此后，濾波器進入等待狀態(tài)，知道下一個READY信號的

57、上升沿到來才使它重新啟動工作。</p><p>　　4基于FPGA的自適應濾波器的設計</p><p>　　現(xiàn)場可編程門陣列(FPGA,Field Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路(VLSI)技術和計算機輔助設計(CAD)技術發(fā)展的結果。FPGA器件集成度高、體積小、具有通過用戶編程實現(xiàn)專門應用的功能。它允許電路設計者利用基于計算機的開發(fā)平臺，經(jīng)過設

58、計輸入、仿真、測試和校驗，直至達到預期的結果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金的投入。更吸引人的是，采用FPGA器件可以將原來的電路板級產(chǎn)品集成為芯片級產(chǎn)品，從而降低了功耗，提高了可靠性，同時還可以很方便地對設計進行在線修改。FPGA器件成為研制開發(fā)的理想器件，特別適用于產(chǎn)品的樣機開發(fā)和小批量的生產(chǎn)，因此有人也把FPGA稱為可編程的ASIC。如今，F(xiàn)PGA器件廣泛應用于通信、自動控制、信息處理等諸多領域，越來越多的電

59、子設計人員在使用FPGA，熟練掌握FPGA設計技術已經(jīng)是對電子設計工程師的基本要求。</p><p>　　4.1 基本設計方法</p><p>　　傳統(tǒng)的系統(tǒng)硬件電路設計方法</p><p>　　在EDA出現(xiàn)以前，人們采用傳統(tǒng)的硬件電路設計方法來設計系統(tǒng)。傳統(tǒng)的硬件電路采用自下而上（Bottom Up）的設計方法。其主要步驟是：根據(jù)系統(tǒng)對硬件的要求，詳細編制技術規(guī)格

60、書，并畫出系統(tǒng)控制流圖：然后根據(jù)技術規(guī)格書和系統(tǒng)控制流圖，對系統(tǒng)的功能進行分化，合理地劃分功能模塊，并畫出系統(tǒng)功能框圖；接著就是進行各功能的細化和電路設計；各功能模塊電路設計調(diào)試完畢以后，將各功能模塊的硬件電路連接起來，再進行系統(tǒng)的調(diào)試；最后完成整個系統(tǒng)的硬件電路設計。</p><p>　　從上述過程可以看到，系統(tǒng)硬件的設計是從選擇具體邏輯元器件開始的，并用這些元器件進行邏輯電路設計，完成系統(tǒng)各獨立功能模塊設計，

61、然后再將各功能模塊連接起來，完成整個系統(tǒng)的硬件設計。上述過程從最底層設計開始，到最高層設計完畢，故將這種設計方法稱為“自下而上”的設計方法。</p><p>　　傳統(tǒng)的自下而上的硬件電路設計方法主要特征如下：</p><p>　　1)采用通用的邏輯元器件；</p><p>　　2)在系統(tǒng)硬件設計的后期進行仿真和調(diào)試；</p><p>　　3)

62、主要設計文件是電原理圖；</p><p>　　2.新興的EDA硬件電路設計方法</p><p>　　隨著大規(guī)模專用集成電路的開發(fā)和研制，為了提高開發(fā)的效率和增加已有開發(fā)成果的可繼承性，以及縮短開發(fā)時間，各種新興的EDA工具開始出現(xiàn)，特別是硬件描述語言HDL（Hardware Description Language）的出現(xiàn)，使得傳統(tǒng)的硬件電路設計方法發(fā)生了巨大變革，新興的EDA設計方法采用

63、了自上而下（TopDown）的設計方法。所謂自上而下的設計方法，就是從系統(tǒng)要求出發(fā)，自上而下的逐步將設計內(nèi)容細化，最后完成系統(tǒng)的整體設計。</p><p>　　各公司的EDA工具基本上都支持兩種標準的HDL，分別是VDHL和Verilog HDL。利用HDL語言對系統(tǒng)硬件電路的自上而下設計一般分為三個層次，如圖4.1所示：</p><p>　　圖4.1 自上而下設計系統(tǒng)硬件的過程圖<

64、/p><p>　　第一層次為行為描述，它是對整個系統(tǒng)的數(shù)學模型的描述。</p><p>　　第二層次是寄存器傳輸描述RTL（又稱數(shù)據(jù)流描述）。</p><p>　　第三層次是邏輯綜合。</p><p>　　EDA自上而下的設計方法具有以下特點：</p><p>　　1)電路設計更趨合理；</p><p&

65、gt;　　2)采用系統(tǒng)早期仿真，從而可以在系統(tǒng)設計早期發(fā)現(xiàn)設計中存在的問題, 這樣就可以大大縮短系統(tǒng)的設計周期，降低費用；</p><p>　　3)降低了硬件電路設計難度，采用HDL語言，可免除編寫邏輯表達式或真值表的過程，令設計難度大幅度下降，從而也縮短了設計周期；</p><p>　　4)主要設計文件是用HDL語言編寫的源程序。</p><p><b>

66、;　　4.2 設計流程</b></p><p>　　可編程邏輯器件的設計是利用EDA開發(fā)軟件和編程工具對器件開發(fā)的過程。高密度復雜可編程邏輯器件的設計流程如下圖所示。它包括設計準備、設計輸入、功能仿真、設計處理、時序仿真和器件編程及測試等七個步驟。</p><p>　　4.2.1 設計準備</p><p>　　在系統(tǒng)設計之前，首先要進行方案論證、系統(tǒng)設計

67、和器件選擇等準備工作。一般采用自上而下的設計方法，也可采用傳統(tǒng)的自下而上的設計方法。如圖4.3所示：</p><p><b>　　圖4.2方案圖</b></p><p>　　4.2.2 設計輸入</p><p>　　設計輸入將所設計的系統(tǒng)或電路以開發(fā)軟件要求的某種形式表示出來，并送入計算機的過程稱為設計輸入。設計輸入通常有以下集中形式：<

68、/p><p><b>　　1)原理圖輸入方式</b></p><p>　　2)硬件描述語言輸入方式</p><p><b>　　3)波形輸入方式</b></p><p>　　4.2.3 功能仿真</p><p>　　功能仿真也叫做前仿真。用戶所設計的電路必須在編譯之前進行邏輯功能

69、驗證，此時的仿真沒有延時信息，對于初步的功能檢測非常方便。仿真中如發(fā)現(xiàn)錯誤，則返回設計輸入中修改邏輯設計。</p><p>　　4.2.4 設計處理</p><p>　　設計處理是器件設計中的核心環(huán)節(jié)。在設計處理過程中，編譯軟件將對設計輸入文件進行邏輯化簡、綜合優(yōu)化和適配，最后產(chǎn)生編程用的編程文件。主要有：</p><p>　　1)語法檢查和設計規(guī)則檢查</p

70、><p><b>　　2)邏輯優(yōu)化和綜合</b></p><p><b>　　3)適配和分割</b></p><p><b>　　4)布局和布線</b></p><p>　　4.2.5 時序仿真</p><p>　　時序仿真又稱后仿真或延時仿真。由于不同器件

71、的內(nèi)部延時不一樣，不同的布局布線方案也給延時造成不同的影響，因此在設計處理以后，對系統(tǒng)和各模塊進行時序仿真，分析其時序關系，估計設計的性能，以及檢查和消除競爭冒險等是非常有必要的。</p><p>　　4.2.6 器件編程測試</p><p>　　時序仿真完成后，軟件就可產(chǎn)生供器件編程使用的數(shù)據(jù)文件。</p><p>　　自適應濾波器的FPGA實現(xiàn)</p>

72、;<p>　　根據(jù)圖中LMS自適應FIR濾波器的計算機過程及實現(xiàn)的功能,系統(tǒng)主要有7大部分組成 ,控制模塊、輸入輸出接口模塊、濾波模塊、權值更新模塊、步長調(diào)整模塊、誤差計算模塊和數(shù)據(jù)存儲模塊,其功能圖如圖4.4所示：</p><p><b>　　圖4.3方框圖</b></p><p>　?。?）控制模塊主要初始化各模塊 產(chǎn)生控制信號 控制各模塊特定的功能

73、。如負責數(shù)據(jù)存儲地址分配、數(shù)據(jù)輸入輸出控制功能,根據(jù)外部輸入的幀時鐘生成數(shù)據(jù)存儲模塊讀取數(shù)據(jù)的讀寫地址等</p><p>　?。?）輸入輸出接口模塊主要實現(xiàn)輸入輸出接口協(xié)議,使數(shù)據(jù)并行輸入串行輸出。</p><p>　?。?）濾波模塊實現(xiàn)FIR算法和抽頭系數(shù)調(diào)整 FIR算法得到 Y（n）,其主要實現(xiàn)一個卷積運算,即Y(n)=W(n)X(n);抽頭系數(shù)調(diào)整算法利用己修改的單個抽頭系數(shù)的值來更

74、新其它存儲在LUT中的抽頭系數(shù)的組合和。</p><p>　　（4）誤差計算模塊主要根據(jù)當前輸入的數(shù)據(jù)和從數(shù)據(jù)存儲模塊中讀取的數(shù)據(jù)對該路信號進行處理,并產(chǎn)生權值更新模塊所需的數(shù)據(jù)。</p><p>　　（5）步長調(diào)整模塊主要根據(jù)數(shù)據(jù)處理模塊的輸出對該路步長進行調(diào)整,同時把它們存入數(shù)據(jù)存儲模塊。</p><p>　　（6）權值更新模塊主要根據(jù)數(shù)據(jù)處理模塊的輸出對該路信

75、號的數(shù)據(jù)和權值進行更新,同時把它們存入數(shù)據(jù)存儲模塊。</p><p>　?。?）刀數(shù)據(jù)存儲模塊主要存儲各路信號的處理數(shù)據(jù) 包括該路信號的增益、權值和步長,該路信號的上一個時刻的數(shù)值等。</p><p>　　利用VHDL 硬件描述語言編寫程序,在 平臺對運算單元進行綜合和功能仿真。</p><p>　　4.3 自適應濾波器設計</p><p>

76、　　用FPGA來實現(xiàn)自適應濾波器，最理想的算法是最小均方（LMS）算法，其</p><p>　　輸出信號y(n)、輸出誤差e(n)的計算公式為：</p><p>　　y(n)=w(n)xT(n)</p><p>　　e(n)=d(n)-y(n)=d(n)-w(n)xT(n)</p><p>　　其中，x(n)表示第n個時刻輸入信號向量，x(n

77、)=[x(n),x(n-1) …….x(n-M+1)]，M為濾波器的階數(shù)，d(n)表示第n個時刻的輸入期待響應，y(n)、e(n)分別表示第n個時刻的輸出信號與輸出誤差，w(n)表示n時刻權系數(shù)向量，w(n)=[w(n,0)，w(n,1)w(n,M-1)]。權系數(shù)是不斷更新的，權系數(shù)的更新使用下式：</p><p>　　w(n+1)=w(n)+μ[-▽(n)]</p><p>　　式中μ表

78、示收斂因子，自適應濾波器收斂的條件是</p><p>　　0 < µ < 1/(2λmax)</p><p>　　其中：λmax是輸入信號的自相關矩陣Rxx的最大特征值；▽(n)表示n時刻的均方誤差梯度，它的精確計算十分困難，通常使用一種非常有效的近似</p><p>　　▽(n)≈-2(n)x(n)</p><p>　

79、　此時，權系數(shù)的更新可以表示為 w(n +1)=w(n)+2μe(n)x(n)</p><p>　　用上式權系數(shù)可以非常方便的更新，但是有一個問題：對當前的權系數(shù)進行更新，必須知道當前時刻的誤差信號e(n)，顯然必須在輸出信號y(n)與誤差信號e(n)計算完畢后才能進行權系數(shù)的更新；換言之，權系數(shù)的更新與濾波（y(n)的計算）不能同步進行。如果能夠實現(xiàn)權系數(shù)的更新與濾波同步進行，那么在濾波的同時權系數(shù)也被更新了，

80、這樣，自適應濾波器的濾波速度將提高將近一倍，這是我們所期待的。</p><p>　　為了實現(xiàn)這一點，必須對LMS算法進行改進。權系數(shù)的更新之所以不能與濾波同步進行是由式w(n +1)=w(n)+2μe(n)x(n)決定的，如果將式w(n +1)=w(n)+2μe(n)x(n)中的e(n)改成e(n-1)后，自適應算法還能成立，權系數(shù)更新與y(n)的計算就能夠同步進行了。改進后的權系數(shù)更新方程為：w(n +1)=w

81、(n)+2μe(n-1)x(n-1) 式中，2μe (n-1)x(n-1)為n-1時刻均方誤差梯度的近似形式。</p><p>　　4.3.1 自適應濾波器結構</p><p>　　這部分內(nèi)容設計一個8階自適應濾波器，如圖4.5所示。圖中，A1、B、C1、D1、E1、G1用于計算輸出信號y(n)（即濾波器的追蹤部分），由于在運算過程中，累加器的內(nèi)容不斷變化，等運算完畢以后，才等于輸出信號y

82、(n)。要保存y(n)的值，必須提供一個寄存器，它就是下圖中的寄存器G1。F用于產(chǎn)生輸出誤差e(n)，并將誤差鎖存在寄存器G2中，以供更新權系數(shù)只用；A1、A2、B、C2、D2、E2用于更新權系數(shù)（即濾波器的訓練部分），更新過程中采用的誤差為上一次計算所產(chǎn)生的并保存在寄存器G2中的誤差e(n-1)。</p><p>　　圖4.4自適應濾波器結構</p><p>　　從上圖中可以看出，x(n

83、-1)與e(n-1)相乘用的是乘法器，但是二者的乘積與2μ相乘，使用一個數(shù)據(jù)選擇器來實現(xiàn)。這是因為2μ為收斂因子的兩倍，通常數(shù)值遠小于1，只要滿足收斂條件，它的值大一點或者小一點對濾波效果影響并不是很明顯，因此可以考慮它只取諸如以下的一系列分立的值：</p><p>　　1/2 1/4 1/8 1/16 ………… 1/2n </p><p>　　這樣就可以通過移位運算來

84、代替乘法運算，從而大大減少電路所耗的硬件資源；不僅如此，由于這樣實現(xiàn)起來電路的延時遠小于一個乘法器的延時，用數(shù)據(jù)選擇器代替乘法器可以很大程度上提高濾波器的最高采樣頻率。</p><p>　　4.3.2 復數(shù)濾波器設計與實現(xiàn)</p><p>　　一般的自適應濾波器的操作模式包括訓練（Training）、追蹤（Tracking）兩個模式。首先，在發(fā)射端傳送固定長度的訓練序列，其典型序列為虛擬隨

85、機序列。則濾波器便可從輸入訊號搭配已知的序列，利用回歸演算法，去計算濾波器的系數(shù)，以補償傳輸通道所造成的衰減。在這節(jié)中，我們將假設濾波器已經(jīng)進入了追蹤模式，進行濾波。在此基礎上，我們采用FIR架構設計一個復數(shù)濾波器。在色散信道上傳輸二進制數(shù)據(jù)的通信系統(tǒng)自適應均衡中，需要復數(shù)LMS算法的經(jīng)典模型。為了便于在信道上傳輸數(shù)據(jù)，應采用某種調(diào)制形式，以使發(fā)送信號的頻譜落在信道的帶寬之內(nèi)。此外，為了使頻譜有效，要使用諸如QPSK或QAM等調(diào)制技術，

86、這里信道輸出的基帶信號是復數(shù)形式，所以需要使用復數(shù)LMS算法。其模型流圖如圖所示。流圖說明，一個復數(shù)LMS算法等效于一組它們之間具有交叉耦合的四個實數(shù)LMS算法。對于FIR系統(tǒng)，系統(tǒng)函數(shù)只有零點，其差分方程如下：</p><p>　　圖4.5 直接式FTR結構</p><p>　　由式即可繪出直接式FIR結構如圖4.5所示。此種結構也可稱為頭式延遲線結構，俗稱為橫向濾波器結構。如果以VLS

87、I實現(xiàn)復雜度為參考量，橫向濾波器的結構較為優(yōu)越，因此本設計FIR架構采用橫向濾波為基礎衍生至LTE和DFE架構。LTE如圖所示，其相關式子如下：</p><p><b>　　圖4.6</b></p><p>　　在FIR眾多架構中，以橫向濾波器的結構最為簡單。但是仔細觀察圖4.7,倘若N階的FIR則需要N個乘法器與加法器，推導至我們設計的復數(shù)濾波器,則需要4N個乘法器

88、和2N個加法器，如此大的晶片面積，將導致成本增加。在這里，我們提出一個回路的方式來設計濾波器，如下圖所示。這種方式設計FIR濾波器，對于實數(shù)濾波器來說，只需要一個乘法器和累加器，并且可以通過一個簡單的計數(shù)器來控制階數(shù)，達到階數(shù)可編程的目的</p><p><b>　　圖4.7</b></p><p>　　4.3.3基本設計準備 </p><p>

89、;<b>　　1.確定系統(tǒng)接口</b></p><p>　　濾波器可以通過全并行方式、全串行方式以及并行和串行相結合的方式來設計。這里采用上述的第三種方式，即具體操作運算采用并行的方式，也就是濾波器中的加法器和乘法器采用并行結構。但是整個運算過程，采用串行方式。輸入的數(shù)據(jù)線有兩個，分別為X_data_in，W_coef_in，都為16位，輸入包括實部和虛部，采用串行的方式輸入。輸出的結果為3

90、2位，也包括實數(shù)和虛部，同樣采用串行方式輸出。</p><p>　　其他需要輸入的控制信號包括：</p><p>　　startop:啟動信號；</p><p><b>　　Clk：系統(tǒng)時鐘；</b></p><p><b>　　Clr：復位信號。</b></p><p>&

91、lt;b>　　輸出信號包括：</b></p><p>　　Y_out：32位數(shù)據(jù)輸出；</p><p>　　Done：輸出狀態(tài)，運算正常結束；</p><p>　　Busy：輸出狀態(tài)，系統(tǒng)忙；</p><p>　　Errors：輸出狀態(tài)，運算錯誤。</p><p>　　最終系統(tǒng)的接口設計如下接口設計圖

92、4.11所示。</p><p><b>　　2.系統(tǒng)劃分</b></p><p>　　可編程濾波器其主要元件有ROM、RAM、乘法器、累加器、加法器、判決電路、系數(shù)調(diào)整元件以及控制電路。下面按照LTE的運算順序一一地對每個模組作進一步介紹。</p><p>　　兩個RAM作為輸入，分別用來存放抽頭輸入x(n)和抽頭權值w(n)，由控制信號X_r

93、am_we和W_ram_we來控制信號的寫入。其中X_RAM用來產(chǎn)生信號的延遲，W_RAM存放FIR每個Tap的抽頭權值，其輸入W_coef_in為系數(shù)更新模組的輸出，其輸出為更新后的抽頭權值。4個16位鎖存器，分別用來存放x(n)和w(n)的實部和虛部，分別由實部使能</p><p>　　信號Latch_re和虛部使能信號Latch_im控制鎖存，這兩個信號由控制部分提供。2個16位的2選1選擇器用來選擇乘法操

94、作的操作數(shù)，由乘數(shù)選擇信號Mux_sel_a和Mux_sel_b來控制，兩個信號的四種組合00、11、01、10可以完成實部和虛部之間4個乘法運算，這兩個信號也由控制部分來提供。</p><p>　　乘法器的輸出為32位，輸出先后順序為R(x)R(w)，I(x)I(w)，R(x)I(w)，I(x)R(w)，前兩項為最終結果的實數(shù)值，后兩項為虛數(shù)值。四項依順序存放到兩個32位的鎖存器，進行加減運算。</p&g

95、t;<p>　　加法器的結果存放到兩個32位的鎖存器中，分別存放結果的實部和虛部。實部和虛部分別送到兩個累加器中進行累加。累加器的輸出分別為最終結果的實部和虛部，籍由一個2選1選擇器，可以輸出最終結果，并輸入判決電路。通過判決電路，可以得到期望的輸出值。倘若系統(tǒng)已經(jīng)完成了訓練模式，進入追蹤模式，則此模組的輸出在理論上就等于系統(tǒng)發(fā)送端經(jīng)過濾波所得的信號，這樣，就達到了信號恢復的功能。減法器的功能是獲得誤差信號ke，最終通過k

96、e調(diào)整FIR的系數(shù)，使系數(shù)逼近最佳權重。ke輸入系數(shù)更新電路，獲得更新后的系數(shù)存放在W_RAM中，系數(shù)更新電路的輸入還有前一個信號時間的系數(shù)kw和信號值kx，步長參數(shù)μ,籍由等式(4-11)進行運算獲得當前的信號系數(shù)w。</p><p>　　系統(tǒng)的控制部分和運算部分之間的連接見圖4.13。圖中表明了兩個部分之間需要的控制信號，這些信號在VHDL描述時，定義為內(nèi)部的SIGNAL。</p><p&

97、gt;　　圖4.9是整個系統(tǒng)的分解結果，32位的鎖存器由4個8位鎖存器組成，8位的鎖存器由D觸發(fā)器構成，數(shù)據(jù)選擇器有16位的和32位的，在圖中沒有區(qū)分。</p><p>　　圖4.9 系統(tǒng)分析結果圖</p><p>　　4.3.4 復數(shù)自適應濾波器設計防真</p><p>　　圖4.10 8階LMS自適應濾波器設計圖</p><p>　　

98、圖4.10使用DSPBuilder設計的8階LMS自適應濾波器，更高階的濾波器可以通過級連實現(xiàn)[6][7]．設計是根據(jù)自適應濾波器的原理，使用DSPBuilder提供的模塊連接而成．測試的數(shù)據(jù)為一段語言信號，在Windows下采集以后由MATLAB讀入，并且保存為mat文件．然后使用MATLAB的濾波器模塊生成了一個濾波器模型，將測試數(shù)據(jù)通過濾波器以后作為自適應濾波器的參考信號．首先在MATLAB下仿真，通過以后可以編譯、適配、將設計變

99、為硬件實現(xiàn)，然后可以進行后仿真或下載到硬件實現(xiàn)．</p><p>　　設計中所有外部的信號輸入、輸出DSPBuilder的模塊之前，必須經(jīng)過Input Port和Output Port，相當于經(jīng)過FPGA的I/O口．DSPBuilder的庫里提供了大量的可以直接轉換為硬件的模塊．在這些模塊當中，各種總線操作模塊對于數(shù)字信號處理有著比較重要的作用．信號的乘加運算會導致數(shù)據(jù)位數(shù)的擴展，用戶在設計信號處理系統(tǒng)時，一定要

100、仔細分析輸入數(shù)據(jù)的動態(tài)范圍，避免不必要的數(shù)據(jù)精度，同時要注意小數(shù)點的位置，以免溢出．中間結果和輸出結果可以用數(shù)據(jù)截位，數(shù)據(jù)重解釋等部件進行處理．這些工作直接使用HDL編碼是較為繁瑣的，在DSPBuilder中則顯得相對簡單．例如在圖的設計中，輸入數(shù)據(jù)的格式為10位，小數(shù)點在第9位和第8位之間，輸入信號欲轉化為整數(shù)，以避免處理小數(shù)．這種情況下可以使用數(shù)字增益模塊（實際上是常數(shù)乘法器），或者移位器來實現(xiàn)，最簡單的方法是使用總線重解釋模塊，將

101、小數(shù)點解釋為最低位，隨后的硬件處理將輸入數(shù)據(jù)視為整數(shù)數(shù)處理．在輸出端只需反方向解釋數(shù)據(jù)即可回復原來的格式，這些模塊并不會消耗實際的硬件資源．類似的模塊還有總線轉換器，除以2的冪次運算可以使用總線轉換器在總線上截取若</p><p>　　表1 速度與資源占用</p><p>　　圖4.11 8階LMS濾波器的時序仿真圖 圖4.12 8階NLMS濾波器的時序仿真圖</p>

102、<p>　　在DSPBuilder中可以插入TestBench測試臺生成器，在Simulink環(huán)境下直接啟動Modelsim進行后仿真，根據(jù)FPGA的設計流程規(guī)范，后仿真可以驗證設計將來在硬件實現(xiàn)上的正確性．圖11、12是8階LMS和NLMS濾波器的Modelsim仿真波形．圖中可以看見濾波器輸出誤差的收斂，濾波器輸出和參考輸入趨于一致的過程．可見，當輸入的信號為語音信號時，NLMS濾波器的收斂性能要大大優(yōu)于LMS濾波器．&l

103、t;/p><p><b>　　4.4小結</b></p><p>　　本章采用FPGA實現(xiàn)了基于LMS算法的自適應濾波器。采用VHDL編寫代碼實現(xiàn)。LMS(最小均方誤差)算法，并用MaxPlusll進行編譯、綜合，F(xiàn)PGA器件選用ALTERA公司的eyefone系列的EPLC12芯片。設計在未大規(guī)模增加硬件資源的前提下極大縮短了運算周期，達到了我們設計的目的。</p

104、><p><b>　　5 結論</b></p><p>　　自適應信號處理技術廣泛應用于系統(tǒng)辨識、回波消除、自適應譜線增強、自適應信道均衡、語音線性預測、預測解卷、信號檢測、自適應噪聲消除、自適應天線陣等諸多信號處理領域中。自從Widrow提出著名的LMS算法以來，人們已經(jīng)提出了許多自適應濾波算法，對自適應濾波算法的研究己經(jīng)成為當今自適應信號處理中最為活躍的研究課題之一。

105、信號的統(tǒng)計量在自適應信號處理中起著極其重要的作用，累積量是一種重要的統(tǒng)計量之一。高階統(tǒng)計量能抑制高斯噪聲或其它具有對稱概率分布函數(shù)的噪聲，基于累積量的自適應濾波算法己出現(xiàn)在信號處理的許多應用中。本文采用模塊化的設計,提出用自適應FIR復數(shù)濾波器的設計和FPGA的實現(xiàn)設計電路經(jīng)過軟件驗證并進行硬件仿真,結果表明電路工作可靠,能滿足設計要求.對線性自適應濾波器的算法作了大量調(diào)查和研究，詳細比較了LMS算法和RLS算法的，并結合硬件設計考慮，

106、最終采用改進的LMS算法提出一種設計自適應濾波器的并行結構，將濾波過程與自適應過程并行設計可縮短一半的運算周期。針對通信系統(tǒng)基帶處理的情況，將設計應用于復數(shù)濾波器，在盡量不增加硬件資源的前提下，提高運算速度，采用并──串結合的方式設計自適應FIR</p><p><b>　　致 謝</b></p><p>　　經(jīng)過這次畢業(yè)設計，我覺得自己學到了不少東西，雖然在設計

107、過程中，遇到了很多問題和困難，但通過老師的指導、同學的幫助和自己的努力，基本上完成了設計要求。</p><p>　　在這里，我要特別感謝我的導師xxx老師，她給了我許多的幫助和指導。在做論文期間，老師指導我學習相關資料，讓我能夠很廣泛的學習到更多以前沒有學過的知識，耐心的指正我設計中的不足之處。老師豐富廣博的知識，以及在做人處事方面，都給我留下了深刻的印象，使我受益非淺。</p><p>

108、　　同時，也要感謝其他的老師和同學，謝謝他們在大學幾年的學習生活中對我的教導和幫助，讓我各方面得到了成長和完善。</p><p>　　由于本人水平有限，本論文若有錯誤之處，敬請各位老師和同學指正.</p><p><b>　　參考文獻</b></p><p>　　[1]高鷹.一種變步長自適應濾波算法及分析.電子學報，2(X)1，29(8):1儀

109、科陽1</p><p>　　[2]曾召華.劉貴忠.基于變步長LMS的自適應匹配算法.電子與信息學報，2(X只，26(2):241一加7</p><p>　　[3]李國峰等.基于VHDL語言的LMS自適應濾波器的硬件實現(xiàn)方法.南開大學學報(自然科學).2(X)，35(3).</p><p>　　[4]高清運，李學初.自適應濾波器的FPGA實現(xiàn).電子測量與儀器學報.2(