CMOS電荷泵鎖相環(huán)中的數(shù)字電路設(shè)計(jì).pdf

1、本課題設(shè)計(jì)的電荷泵鎖相環(huán)為數(shù)?；旌想娐?，作為頻率合成器產(chǎn)生片內(nèi)時(shí)鐘。它由鑒頻鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器和分頻器組成。 本文設(shè)計(jì)了滿足鎖相環(huán)環(huán)路整體性能的鑒頻鑒相器，要求鑒相精度高、速度快、功耗低。采用了修改的真單相時(shí)鐘邏輯結(jié)構(gòu)觸發(fā)器，提高了電路工作速度。鑒頻鑒相器要求鑒相精度高，在保證其良好的鑒相范圍和捕獲速度的前提下，增加復(fù)位延遲電路的延遲時(shí)間，消除鑒相“死區(qū)”。設(shè)計(jì)了可實(shí)現(xiàn)從4-15可變整數(shù)分頻比輸出的分頻器。為

2、達(dá)到低功耗設(shè)計(jì)，采用了多模塊設(shè)計(jì)。為了提高工作速度，采用了改進(jìn)的真單相時(shí)鐘邏輯結(jié)構(gòu)觸發(fā)器，并詳細(xì)討論了動態(tài)電路的競爭問題和信號完整性問題，提出了修改意見，同時(shí)對設(shè)計(jì)高速電路提出了初步方案。除此之外設(shè)計(jì)了壓控振蕩器的啟動電路，固定2分頻器以及為了便于可編程分頻器測試的電路。 對滿足性能要求的數(shù)字電路進(jìn)行了后端版圖設(shè)計(jì)。首先對工藝進(jìn)行了介紹；其次介紹了電路版圖設(shè)計(jì)的布局、布線和考慮的因素；再次介紹了各模塊的版圖設(shè)計(jì)，確定封裝形式，定