CMOS電荷泵鎖相環(huán)的設(shè)計(jì)與研究.pdf

1、隨著專用集成電路的飛速發(fā)展，對(duì)于低成本、高性能的鎖相環(huán)的需求越來(lái)越大，因此鎖相環(huán)電路的研究具有重要意義。各類鎖相環(huán)的設(shè)計(jì)一直是IC設(shè)計(jì)領(lǐng)域中的熱點(diǎn)和難點(diǎn)。電荷泵鎖相環(huán)因?yàn)榫哂幸准伞⒌凸?、低噪聲、低抖?dòng)、捕獲范圍寬等特點(diǎn)，成為當(dāng)今應(yīng)用范圍最廣的鎖相環(huán)。
　　本文首先分析了電荷泵鎖相環(huán)的基本原理、組成結(jié)構(gòu)以及各個(gè)組成模塊電路的工作原理，研究了電荷泵鎖相環(huán)的線性模型與噪聲特性，推導(dǎo)并設(shè)計(jì)了環(huán)路各項(xiàng)參數(shù)指標(biāo)，得到了鎖相環(huán)數(shù)理分析的結(jié)果

2、。在此基礎(chǔ)上，根據(jù)實(shí)驗(yàn)室語(yǔ)音SoC項(xiàng)目需求，設(shè)計(jì)了一個(gè)工作在10MHz~100MHz的電荷泵鎖相環(huán)，包括鑒頻鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器以及分頻器電路模塊。
　　本文試驗(yàn)了兩種鑒頻鑒相器，一種用動(dòng)態(tài)TSPC鎖存器實(shí)現(xiàn)D觸發(fā)器，另一種采用邏輯門D觸發(fā)器，仿真結(jié)果顯示，邏輯門D觸發(fā)器實(shí)現(xiàn)的PFD穩(wěn)定性更好，所以鑒頻鑒相器設(shè)計(jì)最終采用邏輯門D觸發(fā)器。電荷泵設(shè)計(jì)中采用對(duì)稱結(jié)構(gòu)，提高了鎖相環(huán)系統(tǒng)的穩(wěn)定性。設(shè)計(jì)了3/4可變分頻電路和