基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計.pdf

1、隨著電子信息技術(shù)的不斷發(fā)展,FPGA技術(shù)在數(shù)據(jù)采集領(lǐng)域得到了廣泛的應(yīng)用。數(shù)據(jù)采集系統(tǒng)中高速實時的接收處理數(shù)據(jù)有著重大的意義,在眾多的領(lǐng)域中高速性的價值越來越得到體現(xiàn)。比如在電力傳輸,爆炸等一些特殊場合,溫度、壓力等物理參數(shù)變化非常迅速,對這些物理量進行監(jiān)視和測量,就需要采樣速率高的數(shù)據(jù)采集系統(tǒng)。高速數(shù)據(jù)采集系統(tǒng)內(nèi)部需要由高速邏輯電路實現(xiàn)。由于 FPGA具有并行處理的能力。所以本論文采用了 FPGA作為核心控制器件。
　　FPGA(

2、現(xiàn)場可編程邏輯門陣列)具有高速、高集成度和高可靠性的特點,本課題設(shè)計了一個基于 FPGA的高速數(shù)據(jù)采集系統(tǒng),采用 Xilinx-V5系列的FPGA搭建的硬件平臺,以 FPGA作為整個系統(tǒng)的控制核心,利用 A/D轉(zhuǎn)換器來完成對 AD數(shù)據(jù)的轉(zhuǎn)換,從而進行存儲和傳輸。通過CCS編程控制 DSP將串口發(fā)來的指令傳送給 FPGA,然后查詢 FPGA的FIFO狀態(tài),當(dāng)查詢到半滿的狀態(tài)時,即開始從 FIFO讀取數(shù)據(jù),將數(shù)據(jù)發(fā)送到串口。DSP控制 FP

3、GA的操作均由讀寫寄存器完成。
　　本設(shè)計的高速數(shù)據(jù)采集系統(tǒng)具有采樣速率高、精度高、存儲量大、上傳速度快等特性,采樣方式為并行交替實時采樣,利用兩個采樣速率為250MSPS的A/D轉(zhuǎn)換器并行交替采樣一路信號,實現(xiàn)500MSPS采樣速率,采樣精度可達16bits,采集點數(shù)為1～25K,具有硬件累加功能,累加次數(shù)為1～250K,帶寬200KHz,信號輸入范圍6dBm(±632mV),可廣泛用于對數(shù)據(jù)采集的速率、精度、存儲量要求較高的多