基于PCIe總線的高速數(shù)據(jù)傳輸技術研究.pdf

1、隨著信息技術的高速發(fā)展，人們對信息質量的要求不斷提高。音頻，圖片以及視頻信息不斷增加的分辨率，使得信息數(shù)據(jù)量急劇增加。曾經(jīng)一部數(shù)字電影的大小為700MB~1.5GB大小，而目前一部90分鐘的高清電影的數(shù)據(jù)量大概為30GB。如今的發(fā)展現(xiàn)狀對數(shù)據(jù)的傳輸速率以及存儲容量提出了很高的要求。計算機硬盤的容量正在實現(xiàn)從GB級到TB級的過渡，硬盤介質也正由機械硬盤過渡到固態(tài)硬盤。
　　在計算機系統(tǒng)的高速率要求下，通過PCIe總線接口交互已成為計

2、算機架構中系統(tǒng)處理器與外部設備交互的最主要方式。在目前的處理器系統(tǒng)中，所有外部設備均直接或間接地通過PCIe接口接入系統(tǒng)。本文主要的研究內(nèi)容是基于PCIe總線接口的高速數(shù)據(jù)傳輸技術。通過對該技術的研究提出了一種高速數(shù)據(jù)傳輸?shù)挠布桨?。該技術主要解決了計算機到計算機的數(shù)據(jù)傳輸瓶頸問題，大大提高了計算機間的數(shù)據(jù)傳輸速率。本文主要研究了以下內(nèi)容：
　　1.基于PCIe總線接口的PCIe數(shù)據(jù)傳輸板卡的硬件設計，數(shù)據(jù)傳輸方案設計以及系統(tǒng)內(nèi)部

3、模塊的劃分。在發(fā)送板中使用基于PCIe總線接口的DMA傳輸方式讀取系統(tǒng)內(nèi)存中的數(shù)據(jù)，并保存于DDR3 SDRAM大容量緩存中，最后通過同軸線將數(shù)據(jù)發(fā)送至接收板卡；在接收板中將接收到的數(shù)據(jù)緩存于DDR3 SDRAM并以DMA方式通過PCIe總線接口將數(shù)據(jù)寫入系統(tǒng)內(nèi)存。
　　2.基于DDR3 SDRAM內(nèi)存條的大容量緩存設計。將DDR3 SDRAM作為虛擬FIFO實現(xiàn)了對數(shù)據(jù)的緩存。其中DDR3控制狀態(tài)機以及上下行FIFO的設計，解決

4、了系統(tǒng)內(nèi)部跨時鐘域與位寬轉換的問題。該虛擬FIFO存儲容量為1GB，讀寫速度達到250MHz，讀寫位寬為64bits，實現(xiàn)了與PCIe IP核的數(shù)據(jù)接口對接。
　　3.基于PCIe總線接口的DMA控制器設計。其中包括DMA控制狀態(tài)寄存器以實現(xiàn)對DMA傳輸?shù)刂芬约皞鬏攭K大小的記錄；發(fā)送引擎與接收引擎實現(xiàn)了 PCIe事務層報文的接收和發(fā)送。根據(jù)協(xié)議標準要求，本文研究了對于事務層報文 Tag標簽號的管理以及接收讀完成報文的亂序控制，以及

5、發(fā)送引擎與接收引擎中狀態(tài)機設計。
　　本設計中的PCIe協(xié)議主要由Xilinx公司提供的IP核來實現(xiàn)，本文作者只需實現(xiàn)PCIe協(xié)議中的事務層即可。此外DDR3控制器也由IP核來實現(xiàn)。本文作者設計了DDR3控制狀態(tài)機作為異步上下行FIFO與DDR3控制器之間的接口。采用IP核的設計方式已成為目前系統(tǒng)設計的主流設計方式，該方式的設計好處有大大降低了開發(fā)周期，大大削減了開發(fā)成本。
　　在本文的最后對設計板卡進行了實際數(shù)據(jù)的傳輸測試