2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩50頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、數(shù)據(jù)傳輸系統(tǒng)是連接數(shù)據(jù)采集系統(tǒng)和數(shù)據(jù)處理系統(tǒng)的橋梁，在當(dāng)前的電路應(yīng)用中起著十分關(guān)鍵的作用。隨著技術(shù)的發(fā)展，各種不同接口的數(shù)據(jù)傳輸系統(tǒng)得到廣泛應(yīng)用，接口類型從最初的UART串口、并口逐漸發(fā)展至高速的USB總線、PCI總線等高速接口。其中，以太網(wǎng)接口和PCI接口由于性能和成本的優(yōu)勢(shì)，在許多領(lǐng)域廣泛應(yīng)用。
　　 本文首先分析了各類接口的特點(diǎn)和速度，根據(jù)這些接口的特點(diǎn)，設(shè)計(jì)了一種基于FPGA的高速數(shù)據(jù)傳輸系統(tǒng)：以千兆以太網(wǎng)接口做為數(shù)據(jù)輸

2、入接口，PCI接口做為系統(tǒng)與PC通信接口，采用SDRAM做為數(shù)據(jù)緩沖模塊，總體控制由FPGA邏輯來(lái)進(jìn)行實(shí)現(xiàn)。
　　 在本文的硬件設(shè)計(jì)部分，以FPGA為核心，合理地選擇各類接口芯片和驅(qū)動(dòng)電路，完成成了高速數(shù)據(jù)傳輸系統(tǒng)的硬件設(shè)計(jì)工作；在本文的系統(tǒng)控制設(shè)計(jì)部分，利用Modelsim和Debussy構(gòu)建了仿真平臺(tái)，在此平臺(tái)上利用Verilog語(yǔ)言進(jìn)行了邏輯部分的設(shè)計(jì)和驗(yàn)證。通過(guò)對(duì)控制邏輯的設(shè)計(jì)，實(shí)現(xiàn)了對(duì)千兆網(wǎng)絡(luò)芯片的配置和讀寫(xiě)；對(duì)SDR

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論